Устройство параллельного сдвига

Устройство параллельного сдвига

Иллюстрации

Показать все

Реферат

 

. ч. :з t1@g имтов л . е " . м е..б ая

ОП ИСАНЙСоюз Советских

Социалистических

Республик («)767756

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИТВПЬСТВУ

l (б1) Дополнительное к авт. свид-ву— (5f)pA. Кл

G F 7/38 (22) Заявлено 24. 07. 78 (2t) 2650138/18-24 у с присоединением заявки Нов

Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет—

Опубликовано 30.09.80. Бюллетень Мо 36

Ю) УЖ б81.327.2 .(088.8) Дата опубликования описания 30.09.80 ( (72) Авторы изобретения

А.И.Заика, В.М.Калатинец, A.B.Êoáûëèíñêèé и Н.Г.Сабадаш (73) Заявитель (54) УСТРОЙСТВО ПАРАЛЛЕЛЬНОГО СДВИГА

Изобретение относится к области вычислительной техники и может быть использовано в цифровых вычислитель- .; ных машинах.и устройствах дискретной автоматики. 5

Известны устройства сдвига, построенные на сдвиговых регистрах (13 или в виде комбинационных схем(2)и З). Недостатком первых является увеличение времени при сдвиге на и разря- 49 дов пропорционально и, Наиболее близким техническим решением к изобретению является устройство параллельного сдвига информации, содержащее элементы И,ИЛИ, сгуппированные по разрядам и ярусам, и узлы управления каждого яруса, причем каждый разряд каждого яруса содержит два элемента И и один. элемент ИЛИ, входы которого подключены к выходам 20 элементов И своего разряда, первый вход первого элемента И !-го (i--1, 2...,п) (и-число разрядов устройства) разряда и первый вход второго элемента И (+1)-ro разряда первого яруса подсоединены к .i-му информационному входу устройства, выход элемента ИЛИ i-ro разряда j-го яруса (j=1,2,...,t) (t — число ярусов схе- мы) подключен к первому входу перво- З() 2 го. элемента И i-го разряда и первому входу элемента И (i+2 )-го разряда (j+1)-го яруса, выходы элементов

ИЛИ последнего яруса — к выходам устройства, вторые входы первых элементов И и вторые входы вторых элементов И каждого разряда j-ro яруса подключены соответственно к j-му инверсному и j-му прямому управляющим входам устройства (2 .

Недостаток этого устройства в том, что оно предназначено только для логических сдвигов вправо или влево, т.е. сдвигов с потерей младших или старвлтх разрядов, причем для обеспечения сдвигов влево необходимо в первые п-2 разряды катдого j-го яруса вводить дополнительный элемент И.

Цель изобретения - расширение функциональных возможностей устройства параллельного -сдвига информации путем обеспечения циклического сдвига вправо и влево.

Поставленная цель достигается тем, что в каждом j-м ярусе первый вход второго элемента И i-го разряда (r= 1,2,...,2 ) подключен к выходу элемента ИЛИ (n-2 +i)-го разряда (j-1)-го яруса, вторые входы первых

767756 элементов И разрядов, начиная с (2 <)-ro по (2 -1)-й подсоединены к первому выходу узла управления j-го яруса, вторые входы первых элементов

И остальных разрядов — ко второму выходу узла управления j-го яруса, вторые входы вторых элементов И разрядон, начиная с первого по 2 -й соединены с третьим выходом узла управления j-ro яруса, при этом вторые .входы вторых элементов И остальных

-разрядов соединены с четвертым входом )-го узла управления, вторые входы первых элементов И последнего

t-го яруса (j=t) разрядов, начиная с первого по (2 -1)-й подключены . к первому выходу узла управления

t-ro яруса, вторый входы первых элементов И остальных разрядов подключены ко второму выходу узла управле нии t-го яруса, вторые входы вторых элементов И t-res яруса разрядов, начиная с первого по (2+ )-й,подключены к третьему выходу узла управления t-го яруса, второй вход второго элемента И последнего разряда подсоединен к четвертому входу узла управления t-го яруса, нторые входы вторых элементов И оСтальных разрядов t-ro яруса подключены к пятому входу узла: управления t-го яруса, входы узла,. управления j-го яруса — к управляющим входам устройства.

Узел управления j-ro яруса (j=1, 2,... -1, где t — число ярусов устройства), содержит элемент НЕ и два элемента И, причем первый вход узла уйравления подключен к первому входу первого элемента И, второй нход— ко второму входу второго элемента И, третий вход — ко входу элемента НЕ и первому входу второго элемента И, выход элемента НЕ подсоединен ко второму входу второго элемента N.

Узел управления t-го яруса (где

t - число ярусов устройства) содержит элемент НЕ и три элемента И, причем первый вход узла управления

1 t -го яруса соединен с первым входом первого элемента И и вторым входом третьего элемента И, второй вход узла -" сб вторым входом второго элемента И, третий вход узла — с первым входом третьего элемента И, вход элемента НЕ подклю- ен к пятому выхо- ду узла, к третьему нходу узла и к первому"вхбду второго элемента И„ выход элемента НЕ подключен соотнетственно ко"второму входу первого эле-мента И и первому выходу узла управления.

На фиг. 1 представлено устройство параллельного сдвига информацйи ; на фиг.2 †узел управления 1-ro яруса; на фиг.3 — узел управления 3-го яруса.

Устройство "параллельного сдвига содержит узел 1 управления 1-ro яруса; элементы И 2-17, ИЛИ 18-25 перво-, яруса Узел 26 управления 2-ro яруса, элементы И 27-42, ИЛИ 43-50 второго яруса, узел 51 управления

3-го яруса, схемы И 52-67, ИЛИ 6875 третъегo яруса, входы 76-83, информационные входы 84-88, ныходы 89.

96.

Узел управления 1-го яруса содержит входы 97-99, элемент HE 100, элементы И 101,102, выходы 103-106.. р узел управления 3-го яруса содержит входы 107-109, элементы НЕ 110, элементы И 111-113, входы 114-118. управляющие сигналы на входах 84, 85 устройства параллельно сдвига,опре1 деляют направление и тип сдвигов, а управляющие сигналы на входах 86,87, 88 определяют число сдвигон, причем на вход 86 поступает младший разряд кода числа сдвигов, а на вход

-88 — старший разряд кода числа сдви о гон. При выполнении сдвигов влево число сдвигов задается в дополнитель- . ном коде.

Устройство параллельного сдвига работает следующим образом.

При сдвиге информация с информационных входов 76-83 передается на выходы 89-96 со сдвигом на число разрядов, заданное кодом числа сдвигов, подаваемым на нходы 86-88. В случае () правого логического сдвига информа- ция н j-M ярусе передается с выходов разрядов 1 -го яруса на выходы j-го яруса при нулевом значении j-го разряда кода числа сдвигов без сдвига через первые схемы И (единичное значение сигналов на 1 и 2-м выходах схемы управления )-го яруса). При единйчном значении j-го разряда кода числа сдвигов информация передается со сдвигом на 2) " разрядов вправо

4О (единичное значение сигналов на 4-м выходе схемы управления 3-го яруса или на 4 и 5-м выходах узла управления последнего яруса).

В случае правого циклического сдвига информация в j-м ярусе передается без сдвига при нулевом значении j-го "разряда кода числа сдвигов . (единичные значения сигналов на 1 и

2-м выходах схемы управления j-ro уо яруса) и с циклическим сдвигом на

2 разрядов нправо (единичное значение сигналов на 3,4-м выходах узла управления j-го яруса или на 3-5-м выходах узла управления последнего яруса).

В случае левого логического йли циклического сдвига число. сдвигов задается дополнительным кодом.

При леных сдвигах нужное число сдвигов r получается- путем сдвига инd0 формации на ярусах 1,2,..., -1 на к разрядов вправо и последующей коррекцией на последнем, t-м ярусе сднигом на 2 или на 2 разрядов влево, Ф- чтобы Н результате r=2 -r или r=2

Я -к. Так, если необходимо сдвинуть

76 i756 на три разряда влево, то информация сдвигается на один разряд вправо на первых двух ярусах и на четыре .разряда влево на последнем ярусе.

При левом циклическом сдвиге информация в )-м ярусе передается беэ сдвига при нулевом значении j-го раз5 ряда кода числа сдвигов (единичное); значение сигналов на 1,3-м выходах схемы управления j-ro яруса) либо со сдвигом на 2" разрядов вправо при единичном значении j-го разряда

fO (единичное значение сигналов на

3,4-м выходах) и на 2 разрядов влево для последнего яруса (единичные значения сигналов на 3,4,5-м выходах) . 15

Логический сдвиг влево выполняется аналогично циклическому, но при передаче в j ì ярусе (j=t) без сдвигов в 2 разрядов, начиная с разряда с номером 2 " заносятся нули (на выход 1-й схемы управления j-ro яруса подается нулевой управляющий сигнал).

Рассмотрим пример работы параллельного сдвига информации. 25

Пример 1. Рассмотрим сдвиг числа 10101101 на три разряда при левом логическом сдвиге. Код числа сдвигов на входах 86-88 будет 101, а на входах 84-85 блока управления код левого логического сдвига — 01. 30

В первом ярусе информация с входов на его выходы передается со сдвиror4 на один разряд вправо через вторые схемы И первого яруса (логическая единица на 3,4-м выходах схемы управления 1-ro яруса) и на выходах схем ИЛИ 13-25 получим число 11010110.

Во втором ярусе информация с входов на его выходы передается беэ сдвига через первые схемы И второго яру- 40 са (логическая единица на 2-м выходе управляющей схемы 2-го яруса 2) и на выхбдах схем ИЛИ 43-50 получим число

10010110.

В третьем ярусе информация с входов на его выходы передается со сдвигом на четыре разряда влево через, вторые схемы И третьего яруса (логическая единица на управляющих 3,5-м выходах) и на информационных выходах

89-96 получим число 01101000.

Пример 2. Рассмотрим сдвиг числа 10101101 на три разряда при левом циклическом сдвиге. Код числа сдвигов на входах 86-88 будет 101, а на входах 84-85 узла управления код

15 левого циклического сдвига — 11.

В первом ярусе информация с входов на его выходы передается со сдвигом на один разряд вправо через вторые схемы И первого яруса (логичес- ф) кая единица на управляющих 3,4-м входах) и на выходах схем ИЛИ. 18-25 получим число 11010110.

Во втором ярусе информация с входов на его выходы передается без сдвига через вторые схемы И второго яруса (логическая единица на управляющих 1 и 2-м выходах) и на выходах схем ИЛИ 43-50 получим число 11010110.

В третьем ярусе информация с входов на информационные выходы передается со сдвигом на четыре разряда влево через вторые схемы И третьего яруса (логическая единица на управляющих 3,4,5-м выходах) и на информационных выхода 89-96 получим число

01101101.

Пример 3. Рассмотрим сдвиг числа 10101101 на три разряда при правом логическом сдвиге.

Код числа сдвигов на входах 86-88 будет 011, а на входах 84-85 узла управления код правого логического сдвига — 10.

В первом ярусе информация с входов на его выходы передается со сдвигом на один разряд вправо через вторые схемы И первого яруса (логическая единица на управляющем выходе 4) и на выходах схем ИЛИ 18-25 получим число 01010110.

Во втором ярусе информация с входов на его выходы передается со сдвигом на два разряда вправо через вторые схемы И второго яруса (логическая единица на управляющем выходе 4) и на выходах схем ИЛИ 43 — 53 получим число 00010101.

В третьем ярусе информация с входов на его выходы передается беэ сдвига через первые схемы И третьего яруса (логическая единица на управляющих

1 и 2-м выходах) и на информационных выходах 89-96 получим число 00010101.

Пример 4. Рассмотрим сдвиг числа 10101101 на три разряда при правом циклическом сдвиге. Код числа сдвигов на входах 86-88 будет 011, а на входах 84-85 узла управления вход правого циклического сдвига — 11.

В первом ярусе информация с входов на его выходы передается со сдвигом на один разряд вправо через вторые схемы И первого яруса (логическая единица на управляющих 3,4-м выходах) и на выходах схем ИЛИ 18-25 получим число 11010110.

Во втором ярусе информация с входов на его выходы передаетей ео сдвигом на два разряда вправо через вторые схемы И второго яруса (логическая единица иа управляющих 3,4-м выходах) и на выходах схемы ИЛЙ 43-53 получим число 10110101

В третьем ярусе информация с входов на его выходы передается беэ сдвига через первые схемы И третьего яруса (логическая единица на управляющих 1,2-м выходах) и на информационных выходах 89-96 получим число

10110101.

Таблица задает значения управляющих сигналов на выходах узла управления 1-ro яруса, узла управления

7756 . 8 левого логического сдвига, не правого логического сдвига и 3-й разряд кода числа сдвигов, а выходы соответствуют 1-5-м выходам узла управления 3-го яруса. Узел управления 3-го Аруса реализует функции, заданиые для узла 51 управления таблицей.

2-го яруса и узла управления 3-ro яруса в зависимости от-направления тийа сдвйга и кода числа" сдвигов .

На фиг.2 представлен варйант реализации узла управления 1-го яруса.

Узел управления 1-го яруса реалиэует

-4y2kiikH; заданные для узла "управле- ййя "таблицей; Яа вход 97 узла управлейия 1-ro яруса поступает признак не левого логического сдвига,на вход

98 " -" признак не "правого логического сдвига, а на вход 99 - 1-й разряд кода числа сдвигов. Выход 103 соответствует,1-му выходу узла управления 1-го яруса, выходы 104-106 соответственно 2-4-му выходам узла управления 1-ro яруса.

Узел управления 2-ro яруСа" айалогичен узлу управленйя 1-го яруса; тольно на ее управляющий вход поступает 2-й разряд кода числа сдвигов.

Йа рис.З йредСтавлен"варйант- реалйзации узла управления 3-го яруса".

На входЫ" ее йостуйают приэнакй"не= Применение предлагаемого устройства позволяет расширить функциональные возМожности эа счет обеспечения циклического сдвига вправо и влево.

Ъ для выполнения логического сдвига ,32-х разрядных чисел на 1-31 разряда

35 вправо и влево предлагаемое устрой-ство будет содержать 160 двухвходных схем .ИЛИ и 320 двухвходных И. При реа лизации- логического сдвига влево и вправо согласно устройству (2) необщ ходймо 62 двухвходовых и 98,трехвхо-. дбвых схем ИЛИ, а также 418 двухвходовых схем И. .

Узел 1

Узел 51

Число сдвигов

Код числа сдвигов

Узел 26

Направление и вид сдвига

Выход

Выход

Выход

1 2 3 4

Левое Логйческий О О 1 1 1 1 О 0 1

1 О О 1

О 1 О 1 1 0 О 1 О О О О 1

О 1 1 1 0 1 О О 1 1 О 1 О

1 О О 1 О 1

1 О О 1 О 1

О О О 1 О 1

0 1 О О О 1 О О О О 1 О 1

1 О О 1 О О

1 0 1 О 1 1., О О 1 1 О О 1

1 1 О О Г О О 1 О О О О 1

1 1 1 О О 1 О О 1 1 О 1 О

1 1 О О О О

1 1 О О О О

О 1 О О О О

Циклический О О 1 1 1 1 О О 1

О 1 О 1 1 0 l 1 О

О 1 1 О О 1 1 1

1 О О О О 1 1 1

О 0

Х 1

О О 1

0 1 1 1 О 1

1 1 О О 1 1 О О О О 1 1 1

1 О О 1 0 О

1 0 1 0 1 1 О О 1

1 1 О О.. 1 О, 1 1 О О О

О 1 1 1 1 О О О

1 О О 1 1 О О 0

О О 1 1 1

1 1 1 0 О 1

О 1 1 0 О 1 1 О О 1 1 О О О

1 0 О 0 1 1 1 О О 1 1 О О О

1110 О

0 О 1 О О

l "" — "" Π1 0 Π1

Правое Логический О О О 0 О

1 2 3 4 1 2 3 4 5

1 0; О 1 1 О О 1 1 1

1 О О 1 1 1 1 О О О

767756

Продолжение таблицы с

Узел 26

Узел 51

Узел 1

Направление и вид сдвига

Число сдвигов

Код числа сдвигов

Выход

Выход

Выход

1 2 3 4

1 2 3 4

1 2 3 4 5

0 1 1 О 1 1 0 О 0 1 О О. О

1 О О 1 О О 1 1 0 0 1 1 О

1 О 1 1 О 1 О О О 1 1 1 О

1 1 1 0 0 О

О О О О 1 1

О О 0 0 1 1

1 1 О 1 1 О 1 1 О 0 О 0 0 1 О О О 0 1

1 1 1 1 1 1 О О О 1 0 О 0 1 О О О 0 1

Циклический О О О О О О 1 1 О О 1 1 О 0 1 1 О 0 0

0 0 I 1 0 О О

1 1 1 1 О 0 О

0 О 1 0 О 1 О О 1 1 1 1

О 1 О О 1 О 1 1 О О О О

О 1 1 О 1 1 0 О 1 1 О О

1 1 1 1 О О 0

О 1 О

1 1 О

1 О

О 1 .1 О О 1 1 О О О О 1 1 1

1 О

1 О 0 1 1 1 1 О О 0 0 1 1 1

1 1 О 1 1 О 1 1 0 О О О 1 1 0 О 1 1 1

1 1 1 1 1 1 0 0 1 1 О 0 1 1 О 0 1 1 1

Формула изобретения

1. Устройство параллельного сдвига, содержащее элементы И, ИЛИ, сгруппированные по разрядам и ярусам, и узлы управления каждого яруса, при- 4О чем каждый разряд каждого яруса содержит два элемента И и один элемент

ИЛИ, входы которого подключены к выходам элементов И своего разряда,первый вход первого элемента И 1-го

45 (i=1,2,3,...,ï) (и — число разрядов устройства). разряда и первый вход второго элемента И (i +1)-го разряда первого яруса подключены к i-му информационному входу устройства, выход элемента ИЛИ i-ro разряда j-го яруса (j= 1,2,...,t) (t — число ярусов схемы) подключен к первому входу первого элемента И i-ro разряда и первому входу второго элемента И (i+2 )го разряда (j+1)-го яруса, выходы 55 элементов ИЛИ последнего яруса под- ключены к выходам устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения циклического правого и левого сдвига, в каждом j-м ярусе первый вход второго элемента И i-ro разряда ((=1,2,..., 2 ) подключен к выходу элемента ИЛИ (п-2 " +i) разряда (j-1)-го яруса, б5 вторые входЫ первых элементов И раз рядов, начиная с (2 )-ro no

{2 -1)-й подключены к первому выходу узла управления j-го яруса, вторые входы первых элементов И остальных разрядов подсоединены ко второму выходу узла управления j-ro яруса, а вторые входы вторых элементов. И разрядов, начиная с первого по 2 . -й соединены с третьим выходом узла управления j-го яруса, при этом вторые входы вторых элементов И остальных разрядов соедйнены с четвертым входом узла управления j-ro яруса, вторые входы первых элементов И последнего t-ro яруса разрядов, начиная с первого по (2 -1)-й, подключены к первому выходу t-ro узла управления, вторые входы первых элементов И остальных разрядов подключены ко второму выходу t-ãî узла управления; вторые входы вторых элементов И t-ro яруса разрядов, начиная с первого по (2 )-й, подключены к третьему выходу узла управления t-ãî яруса, второй вход второго элемента И последнего разряда подключен к четвертому входу узла управления t-го яруса, вторые входы вторых элементов И остальных разрядов t-го яруса подключены к пятому входу узла управления

t-го яруса, входы узла управления

767756

J-го яруса подключены к управляющим входам устройства.

2. Устройство по п.i, о т л ич а ю щ е е с я тем, что узел управления J-го яруса (J=1,2,...,t -1, где t — число ярусов устройства), Содержит элемент HE и два элемента

И, причем первый вход узла управления подключен к первому входу пер= ного"элемента И, второй вход подключен к второму входу второго элемента

И, третий вход подключен ко входу элемейта НЕ и первому входу:второго элемента И, выход элемента НЕ подключен ко второму входу второго элемента И.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что узел управления t-Fo яруса (где t - число ярусов. устройства) содержит элемент НЕ и

Три элемента И, причем первый вход узла управления t-ro яруса соединен с первым входом первого элемента И

Ф и вторым входом третьего элемента Н, второй вход узла соединен со вторым входом второго элемента И, третий вход узла соединен с первым входом третьего элемента И, вход элемента

5 НЕ подключен к пято"б,в ду узла к третьему входу узла и к первому входу второго Элемента И, выход элемента НЕ подключен соответственно ко второму входу первого элемента И и первому выходу узла управления.

Источники информации, принятые во внимание при экспертизе

1. Букреев И.H. и др. Микроэлектронные схемы цифровых устройств. М., 15 "Советское радио.", 1976, с.139, рис.4.10.

2. Авторское свидетельство по . заявке 9 2460968/18-24,кл.G 06 F 7/38, 1976. зО 3. Патент CMA Р 3659274, кл.340-1725, 1972 (прототип).

"- . 7Щ7Ы

116 юв

Фuz 3 ааааа

Составитель Н.Жигалова

Редактор И. Грузова ТехредН.Вабурка Корректор И.Муска

Заказ 7882/1 жираж 781 Поиаисиое

ВНИИПИ ГосудаРственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП "Патент", г.ужгород, ул.Проектная,4