Матричный сумматор-умножитель

Матричный сумматор-умножитель

Иллюстрации

Показать все

Реферат

 

(iti767759

ОП ИC¹HЙЕ

Союз Советскмк

Социвлнсткческма

Республик

ИЗОБРЕТЕНИЯ

Ж

,с

"Ф

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву 3 (51) М. Кл.

& 06 Г 7/50 (22)Заявлено 28.03.78 (21) 2597741/18-24 с присоединением заявки РЙ—

Государственный комитет

СССР йо делам изобретений и открытий (23) Приоритет

Опубликовано 30.09 80. Бюллетень Ле 36 (5З) УДК681 ° 3 (088.8) Дата опубликования описания 02.10.80

Е. И. Брюхович, Л. И. Гриценко и А, М. Карцев (72) Авторы изобретения

Ордена Ленина институт кибернетики АН Украинской CCP (71) Заявитель (54) МАТРИЧНЫЙ СУММАТОР-УМНОЖИТЕЛЬ

Изобретение относится к области вы числительной техники и может быть использовано в цифровых вычислительных машинах, работающих как в позиционных системах счисления, так и в непозицирнJ ных системах остаточных классов.

Известен матричный сумматор - умножитель, в котором операнды поступают на входы матрицы коньюнктивньтх элементов в таком же порядке, в котором они, поступают на входы данного устройства, т. е. независимо от того, какой из опе- . рандов больше и какой меньше.

Известное устройство содержит три матрицы логических элементов И и две группы элементов ИЛИ, выходы элементов И каждой матрицы, фюрмируемых одну и ту же функцию, объединены в од ну выходную шину матрицы, входы элементов И, расположенных в одной строке и в одном столбце матрицы, подсоединены соответственно к одной горизонтальной и одной вертикальной входной шине

2 матрицы, вертикальные и горизонтальные входные шины первой матрицы элементов . И подсоединены соответственно к выход» ным шинам второй и третьей матриц эдементов И f1).

Известен также матричный сумматорумножитель, содержащий конъюнктивные, элементы групп сложения и умножения, 1-го числа, конъюнктивные элементы

: групп сложения и умножения 2-го числа, 1О группы дизъюнктивных элементов 1-го и 2-го числа, матрицу конъюнктивных элементов, выходную группу конъюнктивнЫх и дизъюнктивных элементов, причем каждая из входных шин матрицы соеди15 . иена через группу дизъюнктивных элементов 1-го и 2-го числа и через конъюнк тивные элементы групп сложения и умножения с фодами 1-го или 2-го числа, сумматора-умножителя; выходы матрицы подключены к входам группы конъюнктивных и дизъюнктивных элементов, с которой непосредственно соединены также нулевые входы 1-го и 2-ro числа, конъюнк3 767759 4 . тивные элементы групп сложения 1-ro и 2-ro числа соединены с шиной сигнала и третьего элементов ИЛИ, выходы косложения, а конъюнктивные элементы торых подключены соответственно к упгруппы умножения 1-го и 2-го числа -, .равляющим входам первого и второго с шиной сигнала умножения, шины сигналов сложения и умножения соецинены TBK gbI первого и второго блоков коммутации же с выходной группой конъюнктивных и дизъюнктивных элементов j2).

K недостаткам известных устройств (1 j, (2 ) относятся значительный . раскод оборудования и ограниченные функциональные возможности — ограниченное число выполняемых операций.

Наиболее близким по технической сущности к изобретению является матричный сумматор-умножитель, содержащий блок расстановки операндов, блок равенства операндов, матрицу элементов И, блок элементов ИЛИ операции сложения, блок элементов WIN операции умноженич.

Входные шины блока расстановки операн-,: дов и блока равенства операндов являются входными шинами устройства. Выходы блока расстановки операндов соединены со входами матрицы элементов И, выхоцы блока равенства операндов и матрицы элементов И - со входами блока элементов ИЛИ сложения и блока элементов

ИЛИ умножения (3). ножителя — со вторыми входами второго блоков коммутации. Информационные вхоявляются соответственно входами операн-, тов сумматора-умножителя. Выходы первого блока коммутации соединены с первыми расстановки операндов, блок 7 равенства операндов, матрицу 8 элементов И, третий 9, четвертый 10 и пятый 11 блоки

40 коммутации, выходы 12, 13, 14, входы

15-19.

Недостатком этого матричного сумматора-умножителя является то, что набор выполняемых им операций ограничивается арифметическими операциями сложения и умножения. Это исключает возможность использовать известное устройство для выполнения функции контроля ошибки в каждом из операндов.

Цель изобретения — расширение функциональных возможностей устройства путем введения операции контроля вход.ных операндов.

Поставленная цель достигается тем, что в матричный сумматор-умножитель, содержащий блок расстановки операндов, блок равенства операндов, матрицу элементов И, причем выходы блока расстановки операнцов соединены со входами матрицы элементов И, введены первый, второй и третий элементы ИЛИ, первый, второй, третий, четвертый и пятый блоки коммутации. При этом первый управляющий вход сумматора-умножителя соединен с первыми входами первого и второго элементов ИЛИ; второй управляющий вход сумматора-умножителя - со вторым входом первого элемента ИЛИ и с первым входом третьего элемента ИЛИ третий управляющий вход сумматора ли» группами входов блоков расстановки операндов и равенства операндов, выходы второго блока коммутации - со вторыми группами входов блоков расстановки операндов и равенства операндов, а выкоды блока равенства операндов - с первыми входами третьего и четвертого блоков коммутации. Выходы матрицы элементов

И подключены к вторым входам третьего и четвертого блоков коммутации и к первому входу пятого блока коммутации.

Третий управляющий вход сумматора-умножителя соединен с управляющими входами третьего и четвертого блоков коммутации, выход первого элемента ИЛИ связан с управляющим входом пятого блока коммутации, выходы третьего; четвертого и пятого блоков коммутации являются соответственно выходами результатов умножения, сложения и койтроля сумматора-умножителя.

На фиг. 1 представлена структурная схема матричного сумматора-умножителяна фиг. 2-4 показаны схемы "его блоков.

Сумматор-умножитель содержит первый элемент ИЛИ 1, второй элемент

ИЛИ 2, третий элемент ИЛИ 3, первый 4 и второй 5блоки коммутации,,блок 6

Входы первого элемента ИЛИ 1 соединены с управляющими входами 15 и 16 сумматора-умножителя, входы второго элемента ИЛИ 2 - с управляющими входами 15 и 17 сумматора-умножителя, входы третьего элемента,ИЛИ 3 - c управляющими входами 16 и 17 сумматораумножителя. Информационные входы бло- ка 4 соединены с информационными входами 18 сумматора-умножителя, управляющий вход блока 4 - с выходом второго элемента ИЛИ 2. Информационные входы блока 5 соединены с информационными входами 19 сумматора«умножителя, управ ляющий вход блока 5 - с выходом треть-. его элемента ИЛИ 3. Входы блока 6 и

i i

5 7677 блока 7 связаны с выходами блока 4, входы блока 8 - с выходами блока 6, первый вход блока 9 - с выкодом блока 7, а управляющий вход блока 9 - со входом

17 сумматора-умножителя. Второй вход блока 9 соединен с выходом блока 8, первый вход блока 10 - с выходом блока 7, второй вход блока 10 — с выходом блока 8, а управляюший вход блока

10 - со вкодом 17. Вкод блока 11 под- 16 ключен к выходам блока 8, а управляющий вход - к выходу блока 1. Выходы

12, 13, 14 блоков являются выходами устройства.

Блоки 4 и 5 (фиг. 2) представляют. 1 собой группы из ф двуквходовых элементов И, где р - основание используемой системы счисления, и имеют Р вертикальных входных шин с номерами О, 1, р -1 и одну горизонтальную вход- 20 ную шину. Блок 4 имеет р выходных . шин с номерами 0 1»,..., (P -1) а блок 5 — P выходных шин с номерами

0", 1",..., (P-1)". Первые входы каждого двухвходового элемента И бло- 25 ков 4 и 5 соединены с соответству:ошей вертикальной, а вторые входы с горизонтальной входными шинами.

Елоки 6 и 7 (фиг. 3) сумматора-умножителя представляют собой группы из . 30 двухвкодовых элементов ИЛИ и р двухвкодовых элементов И соответственно.

При этом первые входы двухвходового элемента ИЛИ и двухвходового элемента

И с номером j,g j p-4 подсоединены к выкоцной шине блока 4 с номером (), а вторые входы - к выходной шине блока

5 с номером (1 ) .

Блок 8 (фиг. 4) сумматора-умножителя - это матрица цвуквходовых элемен- 40 тов И. При этом кажцая входная шина .блока 8 с . номером ) «О ) < P - 2, до пересечения через. двуквходовой элемент И с выходной шиной с номером g +1 является .столбцом, а после пересечения - стро- М кой матрицы.

Блоки 9, 10, 11 предлагаемого уст» ройства аналогично блокам 4 и 5 представляют собой группы цвуквходовык эле,ментов И. При этом каждый из них имеет группу вертикальных входных шин и одну .,горизонтальную входную шину, Входы двухвкодовых элементов И каждого из отмеченных блоков соединены с горизонтальной входной шиной, а первые входы двух- вхбдовых элементов И вЂ” с вертикальными входными шинами. Количество вертикаль н ых входных шин блока 11 равно числу

59 6 выкоцных шин блока 8, а количество вертикальных входных шин блоков 9 и 10 равно числу выходных шин блоков 7 и 8.

Сумматор-умножитель работает следу. ющим образом.

При выполнении арифметических операций сложения и умножения сигнал приз« пака операции подается по входу 17 на первые входы элементов ИЛИ 2 и 3. Сигналы, соответствующие операндам )(и (, поступают по одному из входов группы вхоцов 18 и одному из входов группы входов 19 на входы блоков 4 и 5 соответственно.

Одновременно сигнал признака опера-, ции с выходов элементов ИЛИ 2 и 3 подается на вкоцы блоков 4 и 5 соответственно. С выходов блока 4 сигнал, со ответствующий операнду )(, поступает на входы блоков 6 и 7, а с выходов блока, 5 сигнал, соответствующий операнду 1; на входы блоков 6 и 7. С выкодов блока 6 сигналы проходят на входы блока 8, с выходов блока 8 и блока 7 сигналы, соответствующие результату выполняемой операции — на входы блоков 9, 10, 11. Одновременно на управляющие входы блоков 9 и 10 подается сигнал признака операции, в результате чего результат операций поступает на выкоды 12 и 13 соответственно. На выходе 14 в этом случае сигнал не появляется, йоскольку отсутствует управляющий сигнал на управляющем входе блока 9.

Операция контроля ошибки в операнде

X (Y) заключается в поиске такой ситуации, гри которой сигнал появляется более чем на одном входе группы входов 18, 19. При контроле ошибки в операнде

Х (Y) сигнал признака операции поступает на вход 15, 16 устройства. При этом с выхода элемента ИЛИ 2 (3) управляющий сигнал поступает на управляющий вход только блока 4 (5), в резуль тате чего ко входам блоков 6 и 7 цоступ имеют входные сигналы только одного из операндов. При наличии на входах группы входов 18 (19) более одного сигнала с выхода блока 6 сигнал подается на вход блока 11 и вторые входы блоков 9, 10.

Одновременно с выходов блока 1 управляющий сигнал поступает на управляющий второй вход блока 11, в результате чего на выходе 14 появляется сигнал

«Ошибка". При наличии на вхоцах 18 (19) одного сигнала на выходах блоков 8 и 7 сигнал не возникает, что исключает его появление на выходе.14. (8. нен со вторыми вхоцами второго и третьего элементов ИЛИ, выхоцы которых со- единены соответственно с управляющими входами первого и второго блоков коммутации, информационные входы первого и, второго блоков коммутации являются соответственно входами операндов сумматора-умножителя, выходы первого блока

l коммутации соединены с первыми группами входов блоков расстановки операндов и равенства операндов, выходы второго блока коммутации соецинены со вторыми группами входов блоков расстановки операнцов и равенства операндов, выходы блока равенства операндов соединены с первыми входами третьего и четвертого блоков коммутации, выходы матрицы элементов И соединены со вторыми входами третьего и четвертого блоков коммутации и с первым входом пятого .блока коммутации, третий управляющий вход сумматораумножителя соединен с. управляющими входами третьего и четвертого блоков коммутации, выход первого элемента ИЛИ со.единен с управляющим входом пятого блока коммутации, выходы третьего, четвертого и пятого блоков коммутации являются соответственно выходами результатэв умножения, сложения и контроля сумматора-умножителя.

7 767759

При контроле ошибки в операнде Х() на выходах 12 и 13 сигналы не возника. ют, поскольку отсутствует управляющий сигнал на управляющем входе блоков 9 и 10.

Таким образом, вновь ввеценные три элемента ИЛ И, пять блоков к оммут ации дают возможность ввести цве цополнительные операции контроля, что расширА ет функциональные возможности сумма- щ тора-pdnoKHTelIH, так как оно может вы полнять не только арифметические операции сложения и умножения нац операнцами Х и У, но и контроль ошибок в операнде Х и контроль ошибок в one- >s, ранце (.

2. Авторское свидетельство СССР М 256368, кл. 9 06 Р 7/50, 1967.

3. Авторское свидетельство СССР

% 496555, кл. G 06 F 7/38, 1974 (прототип) .

Формула изобретения

26

Матричный сумматор-умножитель, содержащий блок расстановки операндов,блок равенства операнцов, матрицу элементов И, причем выходы блока расста новки операндов соединены со входами 2S матрицы элементов И, о т л и ч а ю"шийся тем, что, с целью расширения функциональных возможностей устройства путем введения операции контроля вхоцнйх операндов, в сумматор-умножитель ЗО введены первый, второй и третий элемен ты ИЛИ, первый, второй, третий, четвертый и пятый блоки коммутации, причем первый управляющий вход сумматора-ум ножителя соецинен с первыми входами первого и второго элементов ИЛИ, вто- . ..рой управляющий вход сумматора-умно» жителя соединен со вторым входом пер вого элемента ИЛИ и с первым входом третьего элемента ИЛИ, третий управля 4л ющий ахоп сумматора-умножителя соециИсточники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 352276, кл. G 06 F 7/52, 1969.

767759

Составитель И, Сигалов

Редактор И. Грузова Техред Н.КовалеваКорректор Ю. Макаренко

Заказ 7196/45 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб. д, 4/5

Филиал ППП "Патент», г. Ужгород, ул. Проектная, 4