Устройство для спектрального анализа

Устройство для спектрального анализа

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (Ii) 767774 (61) Дополнительное к авт. свид-ву (22) Заявлено 31.07.78 (21) 2653060/18 — 24 с присоединением заявки М (23).Приоритет (5) ) М. Кл.

G 06 F 15/34

Геаударотвеннмй комитет

СССР

Опубликовано 30.09.80. Бюллетень М 36

Дата опубликования описания 30.09.80 ао делам изобретений н открытий (53) УДК681.14 (088.8) (72) Авто ры изобретения

В. П. Шмерко, Н. А, Маслакова и М. А. Орл

Минский радиотехнический институт (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ СПЕКТРАЛЬНОГО АНАЛИЗА

Изобретение относится к области цифровой вычислительной техники и может быть использовано при создании. специализированных вычислительных устройств для спектрального анализа процессов и GHfHstloB, вычислительно-моделирующих комплексов для испытаний изделий на внешние воздействия, навигационных и радиолокационных систем слежения и обнаружения, а также в системах распознавайия и идентификации образов.

to

Известные устройства по принципу представления сигналов и процессов в сне .ральной области можно разделить на две группы: устройства, принцип работы которых основан на разложении сигналов в системе функций

Уолша (1) и устройства, работающие в системе тригонометрических функций (2).

Однако существенным недостатком первых устройств является "нетипичность формируемой спектральной характеристики, т.е. она отличается от той же характеристики в системе тригонометрических функций. Это затрудняет, а зачастую и исключает использование таких устройств для решения некоторых задач.

Таким образом; наиболее актуальной задачей практического спектрального анализа является повышение быстродействия получения спектральных характеристик сигналов.в системе тригонометрических функций.

Наиболее близким по технической сущности к изобретению (прототипом) является устройство (2), содержащее блок вычисления корреляционной функции, сумматор, два переключателя, блок памяти, блок вычисления спектра мощности Фурье, счетчик, триггер и соответствующие связи. Данное устройство обеспечивает вычисление спектра мощности Фурье через корреляционную функцию.

Основным недостатком его является низкое быстродействие, обусловленное прежде всего принципом работы, положенным в его основу, Устройство принципиально не позволяет реализовать схему вычислений спектра мощностй

Фурье через спектр мощности Уолша, Устранение этого недостатка требует значительных затрат аппаратных средств, что ловы. шает стоимость оборудования, габаритов, энергозатрат, даже с применением современной эле767774

3 ментной базы. Есть ряд задач, для решения которых не приемлемы известные устройства и требуются специальные меры по распараллеливанию процесса вычислений.

Второй недостаток заключается в том, что устройство не позволяет решить ряд задач s условиях, когда исходный (анализируемый) процесс недоступен для анализа, но его характеристики известны априори и заданы в виде спектра мощности в одной из базисных систем функций.

Примером таких обьектов могут быть летательные аппараты, сейсмические объекты, и т.д., для которых .целесообразно не записывать анализируемый процесс с последующей пере дачей по каналам связи на пункты обработки, а обрабатывать его по мере поступления.

Для объектов, работающих в реальном масштабе времени такая обработка может быть эффективно проведена в системе функций Уолша.

С другой стороны, известна тенденция синтеза устройств обработки информации в системе функций Уолша, настройка, управление которых затруднительны в связи с необходимостью получения спектральных характеристик Уолша, при этом априори известны те же характеристики в системе тригонометрических функций. . Решение задачи настройки таких устройств по известным спектральным характеристикам в системе тригонометрических функций существенно расширило бы область применения и эффективность их использования.

Третий недостаток обусловлен тем, что известные устройства, реализованные по наиболее эффективным методам быстрых преобразова ний, не обеспечивают вычисление отдельных, заданных и существенных при решении конкретной задачи компонент (коэффициентов) спектра мощности Фурье или Уолша, что приводит к необходимости заранее на этапе проектирования вносить аппаратурную избыточность.

Целью изобретения является расширение класса решаемых задач и повышение быстродействия. Для достижения поставленной цели в устройство, содержащее счетчик, первый блок памяти, коммутатор, первый триггер, сумматор, при этом выход счетчика соединен с первым входом первого блока памяти, второй. вход которого является первым входом устройства, первый вход коммутатора является вторым входом устройства, а выход сумматора является выходом устройства, введены регистр, дешифратор, два блока формирования дополнительного кода, второй и третий блоки памяти, второй триггер, блок умножения, элемент И, элемент ИЛИ, первый вход которого соединен с выходом второго блока паМяти, вход которого подключен к первому выходу коммутатора; второй вход которого

4 соединен с первым выходом первого блока формирования дополнительного кода, второй выход которого соединен с первым входом элемента И, выход которого соединен с третьим входом коммутатора, второй выход которого . подключен ко входу третьего блока памяти, выход которого соединен со вторым входом элемента ИЛИ, выход которого подключен к первому входу блока умножения, выход которого подключен ко входу сумматора, IIepвый выход регистра подключен ко входу дешифратора и первому входу второго блока формирования дополнительного кода, первый выход которого соединен со вторым входом элемента И, второй выход регистра соединен со входом первого триггера, выход которого подключен к первому входу первого блока формирования дополнительного кода и второму входу второго блока формирования дополнительного кода, второй выход которого соединен с четвертым входом коммутатора, выход дешифратора соединен со входом счетчика, выход которого соединен со вторым входом первого-блока формирования дополнительного кода, а вход регистра является третьим входом устройства, при этом выход первого блока: памяти соединен со вторым входом блока умножения.

На чертеже представлена структурная схема . устройства.

Устройство содержит регистр 1, дешифратор

2, счетчик 3, первый 4 и второй 5 триггеры, первый 6 и второй 7 блоки формирования . дополнительного кода, элементы И 8, коммутатор 9, первый 10, второй 11 и третий 12 блоки памяти, элемент 13 ИЛИ, блок 14 умножения, сумматор 15.

Рассмотрим основные функции, выполняемые каждым из структурных элементов устройства.

Регистр 1 предназначен для приема и хранения двоичного кода С1„„ с „„,,... G номера Ol вычисляемого коэффициента спектра мощности (при g = t", YF„(3 Д, -, 1 1 j2 - 3 ) — номер коэффициента спектра мощности Уолша, при

Q = k, VÆ (1,2,. -. 11 Я -1 ) — номер коэффи. циента спектра мощности Фурье).

Разрядность регистра 1 определяется максимальным номером пересчитываемых коэффициентов и равна г Kcg> N-1, где N количество отсчетов анализируемого процесса.

Младшие уп-4 разряды регистра 1 образуют первый его выход, а старший. и -ый разряд

От» передается на второй выход. В процессе функционирования устройства номер вычисляемой спектральной компоненты является также и номером цикла работы устройства.

Дешифратор 2 осуществляет управление работой счетчика 3 с управляемым интервалом пересчета путем преобразования, входного кода.

4 6 . в памяти в естественйом порядке, т.е. первый коэффициент — в первой ячейке, второй— во второй ячейке и т.д.

Второй 11 и третий !2 блоки памяти предназначены для хранения матрицы ядра преобразования в соответствии с принятой процедурой упаковки (адресации). В каждом из блоков памяти хранится часть матрицы ядра преобра-зования. Эти части матрицы упакованы (специально организованы с целью устранения холостых тактов и циклов работы устройства).

Элемент ИЛИ 13 осуществляет передачу на выход информационного потока с первого или второго своего входа.

Блок 14 умножения выполняет перемножение поступающих на первый и второй входьг чисел.

Сумматор 15 выполнен в виде структуры накапливающего типа и обеспечивает алгебраическое сложение поступающих на вход операндов в течение всего цикла работы устройства, Перед началом каждого цикла сумматор 15 принимает нулевое состояние.

Разрядность счетчика 3 равна М -1, т.е. совпадает с разрядностью формируемого дешифратором 2 кода. Количество различных кодов на выходе дешифратора 2 равно ти-1: Причем все коды отличаются друг от друга только номером разряда, в котором записана единица.

Каждый такой код определяет интервал пересчета счетчика 3.

Связь возможных состояний счетчика 3 и управляющего кода на входе выражается соотношением

S.= "(аЕ- ),Е <,а,...,ы +", ilZ. (а) где ) — функционально связанная и определяемая параметром 7 последовательность состояний счетчика 3; —. номер разряда двоичного управляющего кода, в котором записана единица jC, )q,д,, vn q ).

Таким образом, каждому номе1эу цикла работы устройства (а на выходе дешифратора 2 формируется фактически код номера цикла в преобразованном виде) соответствует переменное количество тактов, номера которых задает счетчик 3. Так, например, если на вход счетчика 3 подается код 0 ... 01, то интервал пересчета. равен двум и номера тактов определяются нечетной последовательностью чисел до N j — 1. Последний номер, равный нулю, является признаком окончания цикла.

Такая структура счетчика 3 с управляемым интервалом пересчета допускает формализацию и синтез при помощи известных методов и дополнительного пояснения не требует.

Коммутатор 9 выполняет группировку двух кодов, поступающих на первый и второй его входы, в один 9 + — разрядный двоичный

5 76777 номера спектральной компоненты по соотношению I 9ЬЧ 1 =Q 1(2 „)екв-1 (C2 „) (4) где " " — выходной (м - 1) — разрядный двоичный код; g а "(Q,С1),Q, "(, . 1 )- и -1) — старших разрядов кода Грея соответственно от четных и нечетных номеров коэффициентов спектра мощности (при 9 "- Y — коэффициенты спектра мощности Уолша и при

O.=- k — коэффициенты спектра мощности

Фурье) .

Счетчик 3 предназначен для формирования адресов для первого 10, второго 11 и третьего

12 блоков памяти. Работа счетчика 3 организована с изменяемым интервалом счета, величина которого задается кодом на его входе. Состояние счетчика Я Д «„Й .. 4 является также номером. такта работы устройства.

Первый 4 и второй 5 триггеры предназначены для управления работой первого 6, второго 7 блоков формирования дополнительного кода и коммутатора 9 соответственно. Первый триггер 4 соединен своим установочным входом со старшим разрядом С1 г регистра 1; второй триггер 5 подключен установочным входом через элемент И 8 к первым (младшим) разрядам кодов с выходов первого 6 и второго 7 блоков формирования дополнительного кода.

Первый 6 и второй 7 блоки формирования дополнительного кода предназначены для преобразования в соответствии с управляющими сигналами на первых входах поступающих на вторые входы кодов в адреса для второго 11 и третьего 12 блоков.памяти; старшие разря35 ды сформированных кодов подаются на первый и второй входы коммутатора 9, а первые разряды подключены ко входам элемента И 8.

Получение дополнительного кода числа первым 6 и 7 блоками формирования дополнительного кода может быть организовано по любому из известных методов.

Элемент И 8 выполняет операцию логического умножения над первыми (младшими) разрядами кодов, формируемыми первым 6

45 и вторым 7 блоками формирования дополнитещ ного кода.

Коммутатор 9 выполняет коммутацию и группировку поступающих на первый и второй входы кодов в соответствии с управляющими

50 сигналами на третьем и четвертом входах и обеспечивает тем самым формирование адресов для второго 11 и третьего 12 блоков памяти.

Первый блок 10 памяти предназначен для с 55 приема со второго входа устройства и хранения коэффициентов спектра мощности Фурье или Уолша (в зависимости от режима работы устройства) . Коэффициенты располагаются .

7677

1О (3) . ха „а„, ...а

ЗО,А,=

1)

7 код адреса, передаваемый затем на первый или второй выходы. Коммутатор 9 работает в четырех режимах.

Первый режим определяется низким логическим уровнем напряжения на четвертом входе и высоким уровнем напряжения на третьем входе: В этом режиме выполняется группировка кодов, поступающих на первый и второй входы, в соответствии с выражением

О(1) =(... х ! (1щ 1 1 1 2

118 где $8p„1" 6< gH - прямой или дополнитель15 ный код старших Yn — 2 — разрядов двоичного представления прямого или дополнительного кода числа (номера такта) на втором

sxose;(oee» „...exs)s> ю" 2 — peepssный прямой или дополнительный код на первом входе, образованный от двоичного прямого или дополнительного кода числа С1 (номера цикла) путем исключения старшего 01т„и младшего а „разрядов; D(— двоичный (2а — 4) — разрядный (1) " - 25

1 код адреса, передаваемый на первый выход.

Например, для Q = 1, g = 1, 3, 5, 7; )<1 «О 4 8 12

Второй режим определяется низким логическим уровнем напряжения на четвертом и, третьем входах. В этом режиме выполняется группировка кодов, поступающих на первый. и второй входы в соответствии с выражением

2 М-1 Ю-2 Ъ где 2 lz >- (2 — 4) — разрядный двоичный

2 HЭ, код адреса, передаваемый на второй выход, а остальные обозначения адекватны выражению

8 разрядного кода адреса ) 21 на втором сво4 ем выходе в соответствии с выражением

4 с" с1 1а (6) И 1 1 1-2" Ъ ИЭ

Например, для 2=2, A=2, 4, 6, 8; 7)() 1, 2, 3, 4.

Конструктивно коммутатор 9 представляет собой логическую комбинационную схему, которая может быть синтезирована согласно формулам (3) — (6) по известным методам.

Устройство функционирует в двух режимах: первый режим обеспечивает вычисление спектра мощности Уолша по известному спектру мощности Фурье (высокой логический уровень напряжения на третьем входе), а второй— позволяет получить спектр мощности Фурье .по известному спектру мощности Уолша (низкий логический уровень напряжения на третьем входе) .

Рассмотрим работу устройства в первом режиме, для чего на третий его вход подается уровень логической единицы. Предваритель но во второй блок 11 памяти записываются элементы матрицы вида а„,а „...а („,,41) 1о И 1 (И (4-1) ° ° ° ° (п12-1)0 (и 12-1)1 а (и1х-1) (1114-1) 1 O,q ..., H )2" 1 ) = О,1,.-.,И I4p а в третий блок 12 памяти записывается мат-: рица (3). Например, для Q=l, д = 2, 4, 6; . 4О

2(=1,5,5.

Третий режим коммутатора 9 обес«йечивается высокими логическими уровнями напряжений на третьем и четвертом входах, прн этом структура передаваемого на первый выход (2П1-4.)—

45 разрядного кода 2Я имеет вид ж.( ъ (а -1цю-2."а2)

ЬЭ (5) "<-1 тЯ-2 " Э

Например, для, =1, О «1, 3, 5, 7; Dß =0,1,2,3.

Й в четвертом режиме, задаваемом высоким логическим уровнем на четвертом входе и низким уровнем на третьем входе, коммутатор 9 обеспечивает формирование (2 ю-4) —, 01 О2 О 014

11 12. 1(11-4) (8) (I4-1)4 (NI4-1) 2 " (М (4-1)HI+ .P =Op,...,1I)4-(; С =О,(,,..., И (+

Матрицы А. и Арр располагаются во втором 11 и третьем 12 блока памяти построчно, начиная с нулевой и первой ячеек памяти соответственно. Элементы 0<> матрицы A„ и 4р< матрицы А1,равны а„„= рф„„

MI.

91Н 1 Q (Q ) =

1 и сов —. - (2ã.3 = О

1бь

24 1

1, g. (Яг) Sg„(Q. -1М

)(g"., g(g-1 (9) ",,..., is-< где о Я. - ) -1 — -ый разряд кода Грея, %1 а связь индексов и W c. индексами и р,Е определяется в виде

1= (1(21-1

N,,e, xeuei, (1о) (r+ 1IR -1

767774 10 полняется операция логического умножения элементом И 8, Результат операции записывается во второй триггер 5, состояние которого определяет режим работы коммутатора 9. В основу данных операций положены свойства соотнбшений (10) и (11), заключающиеся в следующем. Связь индексов f, g и К, 1 в (10) для их двоичного представления выра16 М Ь1 1 Ю жается в виде

$(4 v) (4 )-)

1(4, В И-кротко 4, К -kgaTHa 4, (11) 15 г. =1-(.

Например, при . Уп =5, 14 =26 элемент

Ь„=Q, соответствует элементу Q . -"Ц6

1" 19 > 1 матрицы А„- ., Далее, в регистр 1 заносится с первого входа устройства номер с вычисляемой компо ненты спектра мощности Уолша, а со второго входа устройства в первый блок 10 памяти записываются М /2 — 1 компонент спектра мощности Фурье. Старший разряд 1",„1 двоичного кода 1" "„„ -. . числа 1" подается со второго выхода регистра 1 на установочный вход первого триггера 4, а остальные разряды кода 1" с первого выхода регистра 1 преобразуются дешифратором 2 в соответствии с формулой (1) " = R Ж®К (1г Дчем

ЗО обеспечивается задание интервала пересчета счетчика 3 и его запуск. Состояние счетчика 3 < с его выхода передается на второй вход первого блока 10 памяти и определяет адрес. (ячейки памяти, с которой считывается коэффициент спектра мощности Фурье с последую3S щей передачей его на второй вход блока 14 умножения. Одновременно код k передается на второй вход второго блока 7 формирования дополнительного кода. Последний образует дополнительный код от числа k Кщ ° -- -М, если первый триггер 4 находится в единичном состоянии, т.е. 1",га .= 1, или передает на выходы код k беэ изменений, если первый триггер 4 находится в нулевом состоянии (Г = О), Аналогично работает и первый блок

5 формирования дополнительного кода, но сигнал на первом его входе от первого триггера 4 является не только управляющим, но и информационным. Таким образом, на вторые выходы первого 6 и второго 7 блоков формиро 50 вания дополнительного кода передается гй-1 старших разрядов прямого или дополнительного кодов чисел и 7, соответственно, Лалее выполняется анализ кодов К и на четность. С этой целью на первые выходы первого 6 и второго 7 блоков формирования с дополнительного кода выведены первые разряды формируемых кодов, над которыми выm N 1 21 а индексы P,г . и К,1 согласно (11) находятся

p=k К ...U в зависимости;.

1м" -1"

Формирование адреса элемента О1 либо с1р осуществляется следующим образом, Вы. сокий логический уровень напряжения на третьем входе коммутатора 9 обеспечивает формирование на первом его выходе (2 Ф вЂ” 4) разрядного кода адреса в виде выражения (3). жЛ

1 й-1" 2 ИЯ в-1" Я. ИЗ

Низкий логический уровень напряжения на третьем его входе приводит к группировке (У -4) — разрядного кода на втором выходе в виде выражения 4: щ- " ъ иЭ тп" 2

Например, значение элемента Q „матрицы А „. К =- 13, 1" = 9, соответствует элементу д „. = с1,1, матрицы А1, и хранится в ячейке с номером 7 второго блока 11 памяти, так KRK 1"1 для двоичного представления равно единице, определяя тем самым режим работы коммутатора 9 в виде выражения (3) и режим формирования дополнительного кода первым 6 и вторым 7 блоками формирования дополнительного кода. Следовательно К1 "- в1 = "-ом ; ь.оп= 9 2д.оп = 1 Н а

Тогда на первом выходе коммутатора 9 образуется адрес (3), из дополнительного кода и 1 D< О 1 =7 ()

2 1о

Разрядность полученного адреса равна четырем, поскольку Ф = 4 и 2 N — 4 = 4 (vn=80g<41)

Считанные со второго 11 и с третьего 12 блоков памяти значения матрицы А либо

А оо передаются через элемент 13 ИЛИ на первый вход блока 14 умножения, и результат операции далее посылается в сумматор 15 накапливаюшего типа, выход которого описыва- к ется соотношением i .() " з + () I+t ) 7677

11 где 5 — коэффициент, пропорциональный степени числа два, учитываемый при съеме результата с выхода сумматора 16.

Второй режим работы устройства обеспечивается подачей низкого логического уровня напряжения на третий вход. Функционирование устройства в этом режиме отличается только характером группировки кодов коммутатора 9.

Так, для принятых обозначений, в регистр 1 записывается номер М вычисляемой компоненты спектра мощности Фурье, .имеющий. одновременно смысл номера цикла работы устройства, в первый блок 10 памяти записываются И/2 — 1 компонент спектра мощности

Уолша, а характер исходных данных, вводимых 5 во второй 11 и третий 12 блоки памяти, остается аналогичным первому режиму, т.е. определяется матрицами (7) и (8), элементы которых вычисляются согласно (11) при соотношениях индексов (10) и (11), старшие разрядов кода К Кув 1... К1 с выхода регистра 1 передаются на вход дешифратора 2 и преобразуются согласно (1) к виду т-1 (а-1 „y@ р (" (2и-1), 25 определяя тем самым ийтервал пересчета счетчика 3 и его запуск. Состояние ф счетчика

3 обеспечивает адреСацию первого блока 10 памяти, а в момент изменения его состояния происходит считывание коэффициента спектра

30 мощности Уолша из ячейки } первого блока 10 памяти и передача его на второй вход блока 14 умножения. Условие преобразования кодов К Му„" (и =Г д 1 ° - ° "„первым 6 и вторым 7 блоками формирования дополнительного кода соответственно аналогич-. ны первому режиму работы устройства. Формирование адресов для второго.11 и третьего 12 блоков памяти осуществляется коммутатором

9 в.соответствии с выражениями (5) и (6):

Ъ М1-1 в- .2 и Ь3 Ф-1 2. Ь3

4 Ь га-1" Я- Ю-1" l (а

Ия ИЯ 45 соответственно в зависимости от управляющего сигнала на третьем его входе.

Таким образом, принципиальное отличие второго режима работы устройства от первого заключается в организации такой группировки кодов k и г коммутатором 9 при помощи . управляющего сигнала на четвертом его входе, которая обеспечивает формирование последовательности функционально связанных адресов вида (0,1;;;, И /4 — 1 для второго блока

11 памяти и вида )1,2,... и /47I для третьего

74 1 блока 12 памяти. Выход сумматора IS npu этом описывается формулой

t (к =в Lp (v г„,). где /, -" транспортированная матрица А Кг .

Оба режима работы устройства описаны для случая вычисления одной, заданной в регистре

1 своим номером I или К спектральной компоненты.

Для вычисления другой компоненты в регистр 1 с первого входа устройства записывается соответствующий номер и вычисления повторяются аналогично. формула изобретения

Устройство для спектрального анализа, содержащее счетчик, первый блок памяти, коммутатор, первый триггер, сумматор, при этом .выход счетчика соединен с первым входом первого блока памяти, второй вход которого является первым входом устройства, первый вход коммутатора является вторым входом устройства, а выход сумматора является выходом устройства, о r л и ч а ю щ е е с я тем, что,с целью увеличения быстродействия и расширения класса решаемых задач в него введены регистр, дешифратор, два блока формирования дополнительного кода, второй и третий блоки памяти, второй триггер, блок. умножения, элемент И, элемент ИЛИ, первый вход которого соединен с выходом второго блока памяти, вход которого подключен к первому выходу коммутатора, второй вход которого соединен с первым выходом первого блока формирования дополнительного кода, второй выход которого соединен с первым входом элемента И, выход которого соединен с третьим входом коммутатора, второй выход которого подключен ко входу третьего блока памяти, выход которого соединен со вторым входом элемента ИЛИ, выход которого подключен к первому входу блока умножения, выход которого подключен ко входу сумматора, первый выход регистра подключен ко входу дешифратора и первому входу второго блока формирования дополнительного кода, первый вход которого соединен со вторым входом элемента И, второй выход регистра соединен со входом первого триггера, выход которого подключен к первому входу первого блока формирования дополнительного кода и второму входу второго блока формирования до- полнительного кода, второй выход которого соединен с четвертым входом коммутатора, выход дешифратора соединен с6 входом сч Составитель А. Баранов

Техред М. Рейвес °

Редактор Н. Коляда

Заказ 7197/46

Корректор И. Муска

Подписное Тираж 751

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г; Ужгород, ул. Проектная, 4

13 7677 чика, выход которого соединен со вторым входом первого блока формирования дополнительного кода, а вход регистра является третьим входом устройства, при этом выход первого блока памяти соединен со вторым входом блока умножения.

74

1 14

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Р 5907э1, кл. G 06 F 15/34, 1978.

2. Авторское свидетельство СССР tP 532100, кл. G 08 F 15/34, 1976.