Устройство для моделирования нейрона

Устройство для моделирования нейрона

Иллюстрации

Показать все

Реферат

 

аа raw.: щ. с,йВем а бемиатФ са М.Ь1

Союз Советских

Социалистических

Республик

Е < >767788 (61) Дополнителькое к авт. свид-ву (22) Завалено 12.12.78 (2l ) 2695392(18 — 24 (5I)М. Кл.

6 06 G 7/60 с присоединением заявки № (28) Приоритет

1Ъоударствеллий комитет. СССР по делам изобретений и открытий

Опубликовано 30.09.80.. Бюллетень ¹ 36

Дата опубликования описания 30.09.80 (53) УД К681.333 (088.8) (72) Авторы изобретения

А. В. Каляев, 10. В. Чернухин и Г. А. Галуев

Таганрогский радиотехнический институт им, В. Д. Калмыкова (7! ) Заявитель (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ НЕЙРОНА

Изобретение относится к области бионики и вычислительной техники и может быть использовано, в качестве элемента нейронных сетей для моделирования биологических процессов, . в устройствах распознавания образов, а также в качестве элемента структур, предназначенных для решения систем обыкновенных дифференциальных уравнений, систем алгебраических уравнений, задач исследования операции, краевых задач теории поля. тО

Известна модель нейрона, содержащая блоков изменения синаптйческих весов, первые входы которых являются входами устройства, выходы которых соединены со входами сум15 матора, схемы управления величиной порога пластического нейрона, блок сравнения уровня пластического нейрона, блок сравнения уровня ритмической активности и блок усиления 11).

К недостаткам известного решения относятся малая точность моделирования и ограниченные функциональные возможности.

Наиболее близким техническим решением к изобретению является устройство для моделиров ения нейронов, содержащее И блоков изменения синаптических весов, первые входы которых являются входами устройства, а выходы соединены с входами первого сумматора, выходом подключенного к первому входу первого цифрового интегратора, выход которого соединен с первым входом второго сумматора, выходом подключенного к второму входу второго цифрового интегратора, выход которого соединен с первыми входами третьего и четвертого цифровых интеграторов; выход третьего цифрового интегратора является выходом устройства, выход четвертого цифрового интегратора подключен к второму входу второго сумматора, к третьему входу которого подсоединен выход пятого цифрового интегратора, первый вход которого и первый вход второго цифрового интегратора подключены к одному управляющему входу устройства, вторые входы т1 блоков изменения синаптических весов и вторые входы первого, третьего, четвертого и пятого цифровых ин.теграторов соединены с другими управляющими входами устройства соответственно 12).

Процессы, происходящие в этом устройстве, описываются следующей системой уравнения: где с — значение длительности временного суммирования; ч. — значение временной суммы, полу1 ченной в предыдущем шаге; йА — приращение независимой переменной; — вес пространственного суммирования; — синаптическне веса;

1 ул 1 — входные воздействия;

41

Q — значение порога; (— значение веса выходной величины.

Из уравнений (1) видно, что величйна порога 9 в этом устройстве является заданной константой и не зависит от состояния нейроноподобного элемента в данный момент времени.

Кроме того, нз системы (1) можно записать следующее равенство: (2)

Иэ выражения (2) следует, что нет необходимости иметь цифровой интегратор, в котором осуществляется умножение величины

И

Е 3 Clk. на коэффициент тз . Коэфг фициент Ь можно учесть при задании синаптических весов в блоках моделированных синаптических весов.

Недостатком устройства является невысокая точность моделирования.

Цель изобретения — увеличение точности моделирования и упрощение конструкции.

Указанная цель достигается тем, что в устройстве для моделирования нейрона, содержащем И блоков изменения синаптических весов, первые входы которых являются входами устройства, а выходы подключены к входам сумматора, первый цифровой интегратор, выход второго цифрового интегратора подключен к первым входам третьего и четвертого цифровых интеграторов, первые входы второго и пятого цифровых интеграторов— к одному управляющему входу устройства, вторые входы A блоков изменения синаптическнх весов, третьего, четвертого и пятого цифровых интеграторов и первый вход первого цифрового интегратЬра" подключены к другим управляющим входам устройства соответ.

767788

4 ственно, выхбды четвертого и пятого цифровых интеграторов подключены к (11 +1) -му и (11 2)-му входам сумматора соответственно, выход которого соединен с третьим входом второго цифрового интегратора, четвертый вход которого подключен к выходу первого цифрового интегратора, второи вход которого соединен с выходом третьего цифрового интегратора, второй вход второго цифро10 вого интегратора подключен к входу записи устройства.

Структурная схема устройства для моделирования нейрона представлена на чертеже.

Устройство содержит входы I — 1g, каждый из которых может быть как возбуждающим, так н тормозящим; и блоков 2 — 2и изменения синаптическнх весов, выполненных в виде цифровых интеграторов „управляющие: входы 3 — 311,подключенные к входам под20

ынтегральных функций, служащих для записи начальных условий (вторые входы) цифровых интеграторов 24 — 2 1, сумматор 4; первый цифровой интегратор 5, второй вход которого подключен к входу 6, управляющему измене25 пнем значения параметра рефракторности определяющего числа импульсов на входе устройства; второй цифровой интегратор 7, вторым входом подключенный к входу 8 записи, служащему для записи в регистр подынтегральной функции интегратора 7 максимального отрицательного числа для обеспечения рефракторности; третий цифровой интегратор 9, представляющий собой выходной блок, реализующий пороговый эффект, вход 10 которого подключен к второму входу интегратора 9

35 и управляет изменением веса выходной величины; четвертый цифровой интегратор 11, второй вход которого подключен к входу 12, . управляющему изменением длительности временного суммирования, которая определяет

40 одновременно и длительность периода рефракторности; пятый цифровой интегратор 13, вход

14 которого подключен к входам переменных интегрирования (первые входы) интеграторов ,7 и 13 и управляет изменением значения независимой переменной, а вход 15 соединен с вторым входом интегратора 13 и управляет изменением значения порога.

Для задания режима функционирования устройства на его управляющие входы 3.1 — 3p

6, 10, 12, 15, подключенные к входам регистров подынтегральных функций (служащие для записи начальных условий) цифровых интегратороц 2 — 21,,5, 9, 11 и 13 подаются соответ55 ствующие значения синаптических весов, параметра рефракторности, веса выходной величины, параметра, определяющего длительность временного суммирования и порога, которые записываются и хранятся в регистрах подын767788 тегральных функций соответствующих интегра. торов, после чего на вход 14 подаются значения приращений независимой переменнои. С этого момента устройство готово к приему

Г входных сигналов, поступающих с выходов 5 других элементов, объединенных с данным элементом в нейронолодобную сеть, либо от датчиков информации. моделирующих рецепторных нейроны.

Входные сигналы через входы 11 — 11 уст- !О ройства поступают на входы персменнйх интегрирования (первые входы) цифровых интеграторов 2 -2и,в которых умножаются на соответствующие значения синаптических весов, которые хранятся в регистрах подынтегральных функций этих блоков, Полученные произведе ния с выходов цифровых интеграторов 2 — 2и поступают на первые И входов сумматора 4, на (И+2)-й вход которого с выхода. интегратора 13 подается произведение значений порога

20 и независимой переменной, причем значение порога хранится в регистре подынтегральной функции интегратора 13, а значение независимой перемешгой поступает со входа 14. В этот же момент времени значение результата времен- 23 ного суммирования, полученное на предыдущем шаге (на первом шаге оно равно нулю) и хранящееся в регистре подынтегральной функции интегратора 7, умножается в нем на значение независимой переменной (задаваемое co входа 14) и

30 поступает на вход переменной интегрирования цифрового интегратора 11, в котором дополнительно умножается на значение длительйости временно, го суммирования (записанное в регистре подын-L тегральной функции интегратора 11) и подается на (И+1)-и вход сумматора 4. Результат временЭБ ного суммирования, полученный на данном шаге в. сумматоре 4, поступает на вход приращения подьгнтегральной функции (третий вход) интегратора 7, в котором суммируется. со зна40 чениея временной суммы, полученной на предьгдущем шаге.

После суммирования значение временной суммы в следующем шаге умножается на приращение независимой переменной. Полученное произведение с выхода интегратора 7 поступает на вход переменной интегрирования интегратора 9, в котором умножается на значение веса выходной величины, хранящееся в регистре подынтегральной функции этого интегратора, и полученное произведение сравнивается с нулем. Если произведение отрицательное, сигнал на выходе устройства отсутствует. Если зто произведение больше нуля, то на вь1ходе устройства появляется выходной сигнал в виде последовательности импульсов, частота которых пропорциональна этому произведению. Число импульсов в этой последовательности определяется значением парамегра рефракторности, 6 так как выходной сигнал, кроме того, поступает на вход переменной интегрирования интегратора 5, в котором умножается на значение параметра рефракторности, хранящееся в регистре подынтегральной функции этого интегратора. После этого на выходе интегратора 5 появляется последовательность импульсов, частота следования которых пропорциональна полученному в этом интеграторе произведению.,Первый импульс на этой последовательностй поступает на специальный управляющий вход (четвертый вход) интегратора 7. В момент прихода этого импульса на управляющий вход интегратора 7, вход йрирашения подынтеграль- -,. ной функции (третий вход) этого интегратора закрывается, а вход для записи начальных значений подынтегральной функции (второй вход1 открывается и в регистр подынтегральной функции интегратора 7 по специальному управ. ляющему входу 8 записывается максимальное отрицательное число. В этот же момент времени сигнал на выходе устройства исчезает, так как теперь произведение, получаемое и интеграторе 9, будет отрицательным.

Таким образом, момент появления первого импульса на выходе интегратора 5 определяет момент появления последнего импульса в выходной импульсной последовательности устройства. Если теперь на входы устройства сигналы не поступают, то временной сумматор, включающий в себя интеграторы 7 11 и сумматор

4, будет отрабатывать со скоростью, определяемой величиной длительности временного суммирования, это максимальное .отрицательное значение до тех пор, пока оно не станет равным значению начального порога. Если же сигналы на входы устройства продолжают поступать, то временной сумматор отрабатывает это зна1 чение до тех пор, пока оно не станет равным величине разности между суммарным входным воздействием и значением rropor a. Если значение этой разности положительное, то íà вь1ходе устройства опять появляется сигнал. Временной интервал между появлением двух соседних выходных сигналов будет моделировать период рефракторности нейрона. Таким образом выходная характеристика модели нейрона на интервале времени значительно большем, чем длительность временного суммирования, будет представлять собой периодически появляющиеся импульсные последовательности (частота которых определяется величиной превышения суммарного воздействия значения порога), чередующиеся с периодами рефракторности, что очень близко к работе реального нейрона. В таком режиме нейроноподобный элемент работает в том случае, когда значение параметра рефракторностй лежит в интервале

767788 от нуля до единицы. Если значение- параметра рефракторности равно нулю, то согласно выражениям (1) м (2) алгоритм работы элемента описывается следующей системой управлений:

И ч1 „ „) =-d 3 94 Ф Е p+ 3 „ч — Оч1

9+1) 1 31

"Ь .М вых В = Ы

10 из которой путем задания соответствующих значений параметров с(, Р, 9 и М можно получить все режимы функционирования, Таким образом, используемая новая совокупность отличительных признаков выгодно отличает устройство от прототипа, так как, вопервых, исключение цифрового интегратора, служащего для умножения суммарного входйоИ го сигнала 2»,,ч - 1ф на коэффициент

1,1

20

Формула изобретения

Устройство для моделирования нейрона, содержащее Х блоков изменения синаптичес, из известного устройство позволяет объединить первый и второй сумматоры в один сумматор и тем самым упростить его конструкцию; во-вторых, использование этого же ин- 25 тегратора для моделирования периода рефракторности позволяет при том же количестве интеграторов повысить точность моделирования известного устройства. ких весов, первые входы которых являются входами устройства, а выходы соединены с входами сумматора, первый цифровой интегратор, выход второго цифрового интегратора подключен к первым входам третьего и четвертого цифровых интеграторов, первые входы второго и пятого цифровых интеграторов соединены с одним управляющим входом устройства, вторые входы 1 1 блоков изменения синаптических весов, третьего, четвертого и пятого цифровых интеграторов и первый вход первого цифрового интегратора подключены к другим управляющим входам устройства соответственно, выход третьего цифрового интегратора является выходом устройства, о т л и ч а ю щ е е с я,тем, что, с целью увеличения точности моделирования и упрощения конструкции, выходы четвертого и пятого цифровых интеграторов подключены к (г1+1)-му и (11+2) -му входам сумматора соответственно, выход которого соединен с третьим входом второго цифрового интегратора, четвертый вход которого подключен к выходу первого цифрового интегратора, второй вход которого соединен с выходом третьего цифрового интегратора, второй вход второго цифрового интегратора подключен к входу записи устройства.

Источники информации,, принятые во внимание при экспертизе

1. Авторское свидетельство. СССР У 211168, кл. G 06 G 7/60, 1966.

2. Авторское свидетельство СССР по заявке

И 2490145/18 — 24, кл. 6 06 G 7/60, 1977 (прототип).

767788

Редактор И. Грузова

Заказ 7197/4б

Составитель И, Дубинина

Техред А. Ач Корректор С. Ыекмар

Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4