Постоянное запоминающее устройство

Постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

® томме-техничек вет.ен Мь

НИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<>767841 (61) Дополнительное к авт. саид-ву Р 556498 (22) Заявлено 180978 (21) 2694841/18-24 (5t)e К 3 с присоединением заявки ¹

ll С 17/00

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 3009,80, Бюллетень № 36 () ЮК 681. 327.66 (088.8) Дата опубликования описания 3(10980 (72) Авторы изобретения (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

2 подключены через токоограничивающие резисторы к шинам второй диодной матрицы, соединяющим аноды диодов, и через эти шины — к выходным диодным сборкам. Мины второй диодной матрицы, соединяющие катоды диодов, попарно подключены к выходам второй группы разрядов регистра адреса, а выходы диодных сборок — ко входам усилителей считывания.

Данное изобретение является усовершенствованием укаэанного ПЗУ.

Токоограничивающие резисторы, входящие в состав прототипа, включены в цепь эаряца параэитных емкостей только второй диодной матрицы, суммарная величина которых намного меньше суммарной емкости элементов накопителя. Последняя же заряжается непосредственно через выходные ключи дешифратора, имеющие малое внутреннее сопротивление (1020 Ом}, в силу чего время заряда оказывается меньше 10 нс.

Недостатком устройства-прототипа является сравнительно большое время восстановления исходного состояния.

Это связано с тем, что после окончания считывания информации разряд электроемкости накопителя в устИзобретение относится к вычислительной технике и предназначено для хранения и быстрой выборки фиксированной информации в цифровых вычислительных машинах и устройствах дискретной автоматики.

Известны постоянные запоминающие устройства (ПЗУ} содержащие накопитель (числовой блок), выполненный в виде диодной матрицы, регистр адреса, дешифратор и усилители считывания. Существенное влияние на быстродействие диодно-матричного ПЗУ оказывает электроемкость накопителя, которая при большом объеме последнего 15 может достигать сотен и тысяч пикофарад. Для обеспечения высокого быстродействия блочную схему ПЗУ необходимо строить так, чтобы заряд электроемкости накопителя происходил: 20 непосредственно через открытые входные ключи, имеющие малое выходное сопротивление.

В известном ПЗУ такого типа (1) входные шины диодно-матричного накопителя, соединяющие аноды диодов, подключены к выходам дешифратора, входи которого подсоединены к выходам первой группы разрядов регистра адреса. выходные шины накопителя 30

В.M.Êoðñóíñêèé,N.Ä.Êàðäàøóê,Ã.Ç.Êàðèàíoâ и В.A.Ëèïèëèí

3 — ройстве-прототипе, как и в других

""айалогах, происходит через резисторы, Большая задержка выключения неблагоприятно сказывается на длительйость цикла считывания.

Цель изобретения — повышение быстродействия известного ПЗУ.

Это Достигается тем, что в состав

ПЗУ по авт. св. Р 556498 введены диодная сборка, входы которой под: КЯМЖейй=к выходнйм шинам накопигеля, и ключ, выход которого подключен к выходу дополнительной диодной сборки, а вход является входом устройства и подсоединен ко входу дешифратора.

Блочная схема предлагаемого устройства представлена на чертеже,на коФбром показаны также принципиальные электрические схемы некоторых блоков, необходимые для лучшего понймания функционирования ПЗУ.

Как и устройство-прототип, предлагаемое ПЗУ содержит накопитель l,вь|полненный в виде диодной матрицы и разделенный на секции. Его входные . шины 2, соединяющие аноды диодов, .подключены к выходам дешифратора 3, адресные входы которого подключены к выходам 4 первой группы разрядов регистра 5 адреса. Выходные (ортогональные к входным) шины каждой секции накопителя 1 подсоединены к первым входам б соответствующей секции адресного узла 7, вторые входы 8 которого подключены к выходам 9 вто-.

,рой группы разрядов регистра 5 адреса, Выходы 10 каждой секции адресного узла 7 подсоединены ко входам своей выходной диодной сборки 11, выход которой подключен к усилителю 12 считывания. В отличие от устРойства- ripîòîòééà, в состав предлагаемогэ ПЗУ входит -также дополнительная диодная сборка 13, входы которой подключены ко всем выходным шинам накопителя 1, и ключ 14, к" которому

" " подключен выход дополнительной сборки 13. Вход ключа 14, также как и вход разрешения выборки дешифратора

3, соединен с общим входом 15 разрешения выборки.

Устройство функционирует следующим образом.

В накопитель 1 при изготовлении раэ. навсегда записывается постоянная информация в двоичном коде (наличйю диода в перекрестии входной и выходной шин накопителя соответствует, например, запись логической 1, а отсутствию диода— запись логического . 0 ). При необходимости выборки двоичного сло ва по заданному адресу код адреса заносится в регист 5, состояние первой группы разрядов которого через выходы 4 поступает на дешифратор 3 и управляет возбуждением одного из выходов дешифратора, соответствующеro данному состоянию. При поступлении на дешифратор по входу 15 строб-импульса чтения выбранный выход дешифратора через открытый ключ подключается к источнику потенциала, а остальные выходы эаэемляются .

Строб-импульс по входу 15 поступает также на ключ 14, который подает на выход дополнительной диодной сборки 13 высокий потенциал, в результате чего все ее диоды смещаются в рбратном направлении и практически (не влияют на процесс считывания, протекающий так, как и в устройствепрототипе. С выбранного выхода де-, шифратора 3 высокий потенциал пода15 ется на соответствующие выходные шины накопителя 1 через диоды, подключенные к выбранной входной шине.

Время установки высокого потенциала на выходных шинах определяется

2О процессом заряда суммарной емкости подключенных к ним элементов накопителя.

Цепь заряда включает в себя источник высокого потенциала, который на чертеже не показан, открытый выходной ключ дешифратора 3, подключающий к этому источнику выбранную шину, подключенные к ней и смещаемые в прямом направлении диоды, выходные шины накопителя 1, параэитные емкости между этими шинами и невыбранными . входными шинами накопителя (включая и емкости смешаемых в обратном направлении диодов накопителя) и выходные ключевые схемы дешифратора 3, за35 земляющие невыбранные входные шины

3I. Благодаря малому сопротивлению перечисленных. ключевых схем и источ" ника высокого потенциала, а также малому продольному сопротивлению шин

40 и смещенных в пРямом напРавлении диодов, постоянная времени цепи заряда мала и высокий потенциал на выходных шинах накопителя 1 устанавливается эа несколько наносекунд.

45 В адресном узле 7 диоды включены по известной схеме матричного диодного дешифратора, так что при каждом состоянии второй группы разрядов регистра 5 адреса, передаваемом с

5О выходов 9 на входы 8, только один иэ выходов 10 каждой секции адресного узла 7 не заземляется и через этот выход на диодную сборку ll u далее в усилитель 12 считывания пе55 редается "сигнал только с одного из входов б, номер которого соответствует данному состоянию второй группы разрядов регистра 5 адреса. Сигналы с остальных входов б каждой секции адресного узла 7 ответвляются на эемпю и на вход соответствующей диодной сборки 11 не передаются.

Если в данной секции накопителя 1 на пересечении выбранной входной шины и выходной шины, подключенной к выбранному входу б, имеется диод, то

7841 на выход соответствующей диодной сбЬрки 11 передается высокий потенциал и соответствующий усилитель 12 считывания формирует сигнал считывания логической l . Если же в соответствующем перекрестии данной секции диЬда нет, то на выход соответствующей диодной сборкй 11 высокий потенциал не передается и соответствующий усилитель 12 считывания формирует сигнал считывания логического 0 . Указанные процессы происходят одновременно во всех секциях накопителя 1, адресного узла 7, выходных диодных сборках 11 и усилителях 12 . считывания, так что иэ ПЗУ одновременно выбирается многоразрядное двоичное слово.

Считывание информации заканчивается, когда кончается строб-импульс чтения, подаваемый по входу 15. При этом вибранная входная шина 2 накопителя l.отключается дешифратором 3 от источника высокого потенциала и заземляется вместе с остальными входными шинами 2. Ключ 14 в свою . очередь заземляет выход дополнительной диодной сборки 13. Следующий цикл считывания не может быть начат немедленно, поскольку заряженные до высокого потенциала паразитные емкости могут сыграть роль источников напряжения и привести к считыванию ложных сигналов 1 .

Разряд сравнительно небольших параэитных емкостей адресного узла 7 и выходных диодных сборок 11 происходит через входные цепи усилителей

12 считывания. Сравнительно большая паразитная емкость накопителя 1 разряжается через смещение в прямом направлении диоды дополнительной сборки 13, открытый ключ 14 и выходные ключевые схемы дешифратора

3, заземляющие его выходы в невозбужденном состоянии. Поскольку сопротивления всех перечисленных элементов малы, разряд паразитных емкостей накопителя и восстановление исходного его состояния также происходят быстро (за время менее 10 нс) .

При отсутствии дополнительной диодной сборки 13 и ключа 14 паразитная емкость накопителя 1 должна разряжаться через токоограничива О ющие резисторы адресного узла 7, номинал которых определяется допустимым рассеянием мощности и обычно составляет 3-6 кОм,в результате чего разряд оказывается сравнительно мед15 ленным; а время восстановления исходного состояния составляет 120-.

300 нс. Таким образом, введение дополнительной диодной сборки и ключа позволяет уменьшить время восстанов2() ления исходного состояния на порядок и за счет этого существенно повысить быстродействие ПЗУ.

Формула изобретения

Постоянное запоминающее устройство по авт. св. ) 556498, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены дополнительная диодная сборка, входы которой подключены к выходным шинам накопителя, и ключ, вход которого является входом устройства и подключен ко входу дешифратора, З5 а выход ключа подключен к выходу . дополнительной диодной сборки.

Источники информации, принятые во внимание при экспертизе

1. Авторскбе свидетельство СССР

40 )1556498, кл. G 11 С 17/00, 1975 (прототип).

Составитель В.Корсунский

Техред А, Щепанская Корректор Г.Решетник

Редактор И.Грузева филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Заказ 7211/48 Тираж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,Москва, М-35, Раушская наб., д, 4/5