Устройство для выбора оптимальных частот связи

Устройство для выбора оптимальных частот связи

Иллюстрации

Показать все

Реферат

 

л.: . . C. i A с ;.,)

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ б: листе тэ ЧЕ.Д

Союз Советских

Социалистических

Республик о >767984

К АВТОРСКОМУ СВИДЕТВЛЬСТЖ! (61) Дополнительное к авт. саид-ву(51) М. Кл. (22) Заявлено 19, 06. 78 (21) 2631613/18-09 с присоединением заявки № (23) Приоритет

Н 04 В 17/00

Государственный комитет

СССР ио делам изобретений и открытий

Онубликовано300980. Бюллетень ¹ 36 (5З) УАК 621. 396. .664(088.8) Дата опубликования описания 30. 09. 80 (72) Авторы изобретения

Н.А, Дрязгов, A.À. Козлов и П.Т. Толмачев (71) Заявитель (4)уСТРОИСТВО ДЛЯ ВЫБОРА ОПТИМАЛЬНЫХ ЧАСТОТ

СВЯЗИ

1 изобретение относится к радиосвязи и может быть использована в радиостанциях и на приемных центрах для. автоматизации поиска приемных каналов, свободных от помех. 5

Известно устройство для выбора оп тимальных частот связи, содержащее приемник, блок перестройки частоты, элемент задержки и блок сравнения, первый; второй и третий вхоцы которого соединены соответственно с интегратором, блоком установки порогов сравнения и формирователем сигналов времени анализа P1g .

Однако время выбора частот связи 15 в таком устройстве велико.

Цель изобретения - сокращение времени выбора частот связи.

Цель достигается тем, что в устройство для выбора оптимальных 20 частот связи, содержащее приемник, блок перестройки частоты, элемент задержки и блок сравнения, первый, второй и третий входы которого соединены соответственно с интегратором,25 блоком установки порогов сравнения и формирователем сигналов времени анализа, введены первый и второй коммутаторы, блок полосовых фильтров, амплитудный детектор, рас- 30

2 пределитель, блок регистрации и четыре элемента ИЛИ, при этом первый выход приемника через последовательно соединенные первый коммутатор, блок полосовых фильтров, второй коммутатор и амплитудный детектор подключен к первому входу интегратора, а второй выход приемника через последовательно соединенные первый элемент ИЛИ, на второй вход которого подан сигнал запуска, и второй элемент ИЛИ, первый вход которого объединен с первыми входами третьего элемента ИЛИ и распределителя, подключен к входу формирователя сигналов времени анализа, второй выход которого соединен с четвертым входом блока сравнения, первый выход которого подключен к объединенным вторым входам распределителя, второго элемента ИЛИ и. третьего элемен та ИЛИ, выход которого подключен к второму входу интегратора, выход которого подключен к первому входу блока регистрации, второй вход которого соедйнен с управляющими входами первого и второго коммутаторов и первым входом распределителя, второй выход которого через после. довательно соединенные четвертый

767984 элемент ИЛИ и блок перестройки частоты подключен к управляющему входу приемника и третьему входу блока регистрации, четвертый вход которого соединен с вторым выходом блока сравнения и с входом элемента задержки, выход которого подключен к второму входу четвертого элемента ИЛИ.

На чертеже приведена структур" ная электрическая схема описываемого устройства.

Устройство для выбора оптималь- 1О ных частот связи содержит приемник

1, первый коммутатор 2, блок 3 полосовых фильтров, второй коммутатор 4, амплитудный детектор 5, интегратор б, блок 7 сравнения, соединенный с формирователем 8 сигналов времени анализа и блоком 9 установки порогов сравнения, блок 10 перестройки частоты, блок 11 регистрации, распределитель 12, логические элементы 2О

ИЛИ 13-16 и элемент 17 задержки.

Устройство работает следующим образом.

В исходном состоянии блок 10 перестройки частоты настроен на первую частоту анализа. Сигналом запуска, поступающим через элемент ИЛИ 13, приводится в исходное состояние распределитель 12, который посредством коммутаторов 2 и 4 подключает к выходу промежуточной частоты приемника 1 и входу амплитудного детектора

5 фильтр блока 3 с наибольшей полосой пропускания. Кроме того; сигнал запуска через элемент ИЛИ 15 запускает формирователь 8 сигналов време- 35 ни анализа, а через элемент ИЛИ 14 сбрасывает в "0" интегратор 6. По окончании времени предварительного анализа, установленного в формирователе 8, с первого выхода его на блок 7 сравнения поступает сигнал onроса, по которому производится сравнение уровня помехи, измеренного интегратором б, с порогом, установленEm в блоке 9. поступающим через жлемент ИЛИ 16, блок 10 перестройки частоты перестроит приемник 1 на следующую частоту. Если же уровень помехи, измеренный за время предварительного анализа, окажется меньше заданного порога, то измерение продолжается в течение основного времени анализа, после чего с второго выхода формирователя 8 на блок 7 сравнения поступит сигнал опроса. При этом, если уровень помехи, измеренный за время основного анализа, окажется меньше уровня порога, поступающего из блока 9, то по сигналу, поступающему с второго выхода блока 7 сравнения, блок 11 регистрации зафиксирует уровень помех, измеренный интегратором б, значение частоты, поступающее с блока 10, и номер фильтра (значение ширины полосы пропускания), который подключен между выходом приемника

1 и входом интегратора б, поступающий с распределителя 12. Кроме того сигнал с выхода блока 7 через элемент 17 задержки и элемент ИЛИ 16 поступит на блок 10 перестройки частоты, который перестроит приемник 1

На следующую частоту. Сигнал настройки приемника 1, поступающий на вход элемента ИЛИ 13>перезапускает устройство на.следующее измерение.

Если же уровень помехи, измеренный за время основного анализа, окажется больше заданного порога, то сигнал появится на первом выходе блока 7 сравнения и повторится процесс, расмотренный для случая сравнения помехи и .порога после предварительного времени анализа.

Таким образом, по окончании. цикла анализа всех частот, заданных блоком 10 перестройки час готы, пригодные

1 для связи, будут распределены блоком

11 регистрации в зависимости от ширины полосы пропускания фильтров блока 3.

Это дает воэможность рекомендовать потребителям оптимальные частоты в зависимости от режимов передачи информации (телеграф, телефон, передача данных) и с учетом скоростей передачи. даннбе устройство позволяет автоматизировать процесс распределения оптимальных частот связи и сокращает время анализа эа счет браковки кана- лов во время предварительного анализа, что в целом повышает эффек3 тивэность использования,ыделенных для радиосвязи частотных каналов.

Устройство для выбора оптимальных частот связи, содержащее приемник, блок перестройки частоты, элемент задержки и блок сравнения, первый второй и третий входы кбторого

) Если уровень. помехи окажется меньше уровня порога, то измерение продолжается в течение. основного времени анализа, устанавливаемого формирователем 8. Если этот уровень окажется больше уровня порога, то сигналом с первого выхода блока 7 сравнения распределитель 12 переключится на один такт и подключит к выходу приемника и входу интегра- тора следующий фильтр с меньшей полосой пропускания и йроцесс измерений повторяется. Это продолжается до тех пор, пока уровень помехи, измеренный за время предварительного анализа, не окажется меньше порога, установленного в блоке 9, или пока распределитель 12 йе дойдет до icoнечного состояния, перебрав все фильтры блока 3. В последнем случае . сигналом с выхода распределителя 12, Формула изобретения

767984

Составитель В. Лякишев

Редактор Н. Суханова Тех е Т.Маточка Кор екто В. Бутяга

Заказ 7220 52 Тираж 729 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Ра ская наб. . 4 5

Филиал ППП Патент, r. Ужгород,,ул. Проектная, 4 соединены соответственно с интеграто» ром,.блоком установки порогов сравнения и формирователем сигналов времени анализа, о т л и ч а ющ е е с я тем, что, с целью сокращения времени выбора частот связи, в него введены первйй и второй коммутаторы, блок полосовых фильтров, амплитудный детектор, распределитель, блок регистрации и четыре элемента ИЛИ, при этом первый выход прием-. ника через последовательно соединенные первый коммутатор, блок полосовых фильтров, второй коммутатор и амплитудный детектор подключен к первому входу интегратора, а второй выход приемника через последовательно соединенные .первый элемент ИЛИ, на второй вход которого подан сигнал .запуска, и второй элемент ИЛИ, первый вход которого объединен с первыми входами третьего элемента

ИЛИ и распределителя, подключен к цходу формирователя сигналов времени анализа, вторрй выход которого соединен с четвертым входом блока сравнения, первый выход которого подключен к объединенным вторым входам распределителя, второго элемента

ИЛИ и третьего элемента ИЛИ, выход которого подключен к второму входу интегратора, выход которого подключен к первому входу блока регистрации, второй вход которого соединен с управляющими входами первого и второго коммутаторов и первым входом распределителя, второй выход которого через последовательно соединенные четвертый элемент ИЛИ и блок перестройки частоты подключен к управляющему входу приемника и третьему входу блока .регистрации, 35 четвертый вход которого соединен с вторым выходом блока сравнения и с входом элемента задержки, выход которого подключен к второму входу четвертого элемента ИЛИ.

Источники информации, принятые во внимание прн экспертизе

1. Авторское свидетельство СССР

М 362497, кл. Н 04 В 1/10, 1971.