Устройство для сопряжения однородной вычислительной системы

Устройство для сопряжения однородной вычислительной системы

Иллюстрации

Показать все

Реферат

 

г769523

О П И С А,НЯ& ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 05.12.78 (21) 2713451/18-24 с присоединением заявки №

51) Ч тлз

6 06F 3/04 (43) Опубликовано 07.10.80. Бюллетень № (45) Дата опубликования описания 07.10.8

3) УДК 681.14 (088.8) по делам изобретений и открытий (72) Авторы изобретения

О. Я. Голдобин, Ю. Н. Ерофеев, В. Н. Максименко и Г. Е. Поздняк (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ОДНОРОДНОЙ

ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

ГосУдаРствгнный комитет (23) Приоритет

Изобретение относится к области вычислительной техники и в частности предназначено для сопряжения отдельных ЭВМ в единую однородную вычислительную систему. 5

Известно устройство (1) для сопряжения линий связи с двумя ЭВМ, содержащее блок управления, соединенный с входными и выходными шинами устройства, блок синхронизации, ко входу которого подключены соответствующие входные шины устройства, а выходы которого подключены к входам шести схем И, выходы второй, третьей и пятой схем И соединены с блоком управления, а выходы первой, четвертой и шестой схем И подключены через две схемы

ИЛИ к выходным линиям устройства, два триггера связи, единичный выход первого триггера связи подключен к второму входу третьей и пятой схем И, нулевой выход ко вторым входам, ко вторым выходам четвертой и шестой схем И, единичный выход второго триггера связи — ко вторым входам второй и третьей схем И, а нулевой — ко вторым входам первой и четверl3 той схем И, Однако в этом устройстве сопряжения между двумя ЭВМ возможны лишь дуплексный и симплексный режим работы, что не позволяет создавать на его основе одно- зо родные вычислительные системы высокой производительности.

Наиболее близким по технической сущности к изобретению является устройство, содержащее блок коммутации, блок настройки, блок управления и блок передачи.

Первый и второй входы-выходы устройства соединены с первым и вторым входами-выходами блока коммутации, вход которого соединен с выходом блока передачи, первым входом соединенного с выходом блока коммутации, группа входов которого соединена с группой выходов блока настройки, первый вход которого соединен с первым выходом блока управления, вторым выходом соединенного с вторым входом блока передачи, первая группа входов которого соединена с первой группой входов блока настройки и первой группой выходов блока передачи, вторая группа входов которого соединена с второй группой выходов блока передачи, третья группа выходов которого соединена с второй группой входов блока настройки. Выходы признаков информации блока передачи соединены с входами признаков информации блока управления, входы которого, второй вход блока настройки, третий, четвертый и пятый входы и выходы признаков информации блока передачи соединены с соответствующими входами

769523

СО

° а36 ф. устройства, соответствлощие выходы которого соединены с выходами блока управления, а первая и вторая группы входов блока передачи соединены с соответствующими входами-выходами устройства (2).

Недостатком устройства является низкая производительность, обусловленная наличием двух дополшпгельных разрядов, служащих признаком информации в каждом передаваемом между ЭВМ словом. Кроме того, прием настроечной информации из настраивающей ЭВМ в устройство сопряжения настраиваемой ЭВМ возможен только прп наличии управляющего сигнала из настраиваемой ЭВМ.

Целью изобретения является повышение быстродействия устройства для сопряжения однородной вычислительной системы.

Поставленная цель достигается тем, что в устройство, содержащее блок коммутации, блок настройки, включающий дешифратор кода настройки, регистр кода настройки и первый элемент ИЛИ, регистр синхронизации и блок передачи, включающий регистр обмена, причем первый и второй управляющие входы-выходы блока коммутации являются соответственно первым и вторым управляющими входами-выходами устройства, первый и второй информационные входы-выходы блока коммутации являются соответственно первым и вторым информационными входами-выходами устройства, третий информационный вход-выход блока коммутации соединен с первым информационным входом регистра кода настройки, первым входом регистра синхронизации, информационным входом-выходом регистра обмена и является третьим информационным входом-выходом устройства, выход регистра синхронизации соединен со входом синхронизации блока коммутации, информационный выход которого соединен с информационным входом регистра обмена и с вторым информационным входом регистра кода настройки, выход которого соединен с входом дешифратора, выход которого соединен с управляющим входом настройки блока коммутации, управляющий выход которого соединен с первым входом элемента ИЛИ, выход которого co;nIIIIe» с управляющим входом регистра ко.Ia настройки, введены блок прерывания, д.шифратор адреса регистра, регистр обобщенного безусловного перехода, регистр состояния, второй элемент ИЛИ, в блок передачи введен элемент ИЛИ. Управляющий выход блока коммутации соединен с первым входом второго элемента ИЛИ, первым входом элемента ИЛИ блока передачи, первым управляющим входом регистра состояния, входом блока прерывния, вход-выход которого соединен с информационным входомвыходом регистра состояния, информационным входом-выходом регистра обобщенного безусловного перехода, входом дсшифрато5

55 ра адреса регистра н соединен с третьим информационным входом-выходом блока коммутации, вход системных сигналов которого соединен с первым выходом дешифратора адреса регистра, второй, третий и четвертый выходы которого соединены соответственно со вторыми входами первого, второго элементов ИЛИ и элемента ИЛИ блока передачи. Пятый выход дешифратора адреса регистра соединен с входом регистра синхронизации. Выходы первого, второго элементов ИЛИ и элементов ИЛИ блока передачи соединены соответственно с вторым, третьим и четвертым управляющими входами регистра состояния. Информационный вход регистра обобщенного безусловного перехода соединен с информационным входом регистра обмена. Выходы второго элемента ИЛИ и элемента ИЛИ блока передачи соединены соответственно с управляющим входом регистра .обмена и управляющим входом регистра обобщенного безусловного перехода.

Блок прерывания может быть реализован аналогично блоку прерывания известного устройства.

Структурная схема устройства для сопряжения однородной вычислительной системы показана на чертеже.

Устройство для сопряжения однородной вычислительной системы содержит блок 1 коммутации, блок 2 настройки, состоящий из дешифратора 3 кода настройки, регистра

4 кода настройки и первого элемента ИЛИ

5, блок передачи 6, состоящий из регистра 7 обмена и второго элемента ИЛИ 8, дешиф. ратор 9 адреса регистра, регистр 10 синхронизации, третий элемент ИЛИ 11, регистр

12 обобщенного безусловного перехода, блок 13 прерывания, регистр 14 состояния, первый управляющий вход-выход (шин )

15 устройства, первый информационный вход-выход (шину) 16 устройства, второй управляющий вход-выход (шину) 17 устройства, второй информационный вход-выход (шину) 18 устройства, вход синхронизации (шипу) 19 блока коммутации, вход системных сигналов (шину) 20 блока коммутации, третий информационный вход-выход (шину) 21 устройства, информационный выход (шину) 22 блока коммутации, управляющий выход (шину) 23 блока коммутаций и управляющий гход настройки (шину) 24 блока коммутации.

В вычислительной системе, построенной с использованием устройства для сопряжения, выполняется следующий набор системных операций: настройка, обмен, обобщенный безусловный переход и обобщенный условный переход.

Устройство для сопряжения однородной вычислительной системы работает следующим образом.

Рассмотрим выполнение системных операций.

769523

Операция настройки. Операция настройки позволяет выделить (Л машин) подсистему для решения задачи, настроить граничные микро-ЭВМ подсистемы иа приемпередачу информации только внутри подсистемы, настроить каждую промежуточную микро-ЭВМ «а прием и трансляцию принятой информации или передачу из любой микро-ЭВМ подсистемы.

Настройка осуществляется из какой-либо одной микро-ЭВМ. Операция настройки заключается в занесении необходимой информации в регистры 4 устройств для сопряжения, Настраивающая микро-ЭВМ начинает процесс настройки подсистемы с занесения информации в регистр 4 своего устройства для сопряжения. Из микро-ЭВМ по шине

21 в дешифратор 9 поступает адрес регистра 4, и на втором выходе дешифратора 9 появляется сигнал, который через элемент

ИЛИ 5 поступит на управляющий вход регистра 4, разрешая запись слова настройки по первому информационному входу регистра 4 с шины 21. В процессе самонастройки сигналы на шинах 15, 17 и 16, 18 не появляются.

На втором шаге настраивающая микроЭВМ выбирает из своей оперативной памяти настроечное слово для второго устройства для сопряжения и пересылает его по адресу регистра 4 по шине 21, ио на этот раз слово не заносится в регистр 4 устройства для сопряжения настраивающей микро-ЭВМ, а поступает по шине 21 в блок 1 коммутации. Дешифратор 9 при этом вырабатывает по шине 20 сигнал системной настройки (С„,„,„), который поступает в блок 1 коммутации.

Направление передачи определяется кодом, записанным в регистр 4, который поступает в дешифратор 3, с выхода которого по шинам 24 в блок 1 коммутации поступают управляющие сигналы. Настроечное слово проходит по шинам 16 или 18, а сигнал настройки С„„,р — по шинам 15 или 17 на соответствующие входы второго устройства сопряжения.

Во втором устройстве для сопряжения настроечное слово из блока 1 коммутации поступает на второй информационный вход регистра 4 по шине 22, а управляющий сигнал С „,р поступает из блока 1 коммутации по шине 23 через элемент ИЛИ 5 на управляющий вход регистра 4, разрешая запись настроечного слова в регистр. Одновременно с этим сигнал Сид„р с выхода элемента ИЛИ 5 поступит на вход регистра

14, устанавливая соответствующий разряд в «единицу», На третьем шаге настраивающая микроЭВМ выдает по шине 21 слово настройки, которое, пройдя через первое и второе устройства для сопряжения, заносится в ре5

65 гистр 4 третьего устройства для сопряжения.

После того как устройство для сопряжения получило настроечное слово, связанная с ним микро-ЭВМ переходит на режим работы по прерыванию. Это осуществляется следующим образом. Сигнал C„„,р по шине 23 поступит на вход блока 13 прерывания, подготавливая его к работе. По окончании сигнала С„„р с выхода блока 13 по шине 21 поступит сигнал запроса прерывания и, если микро-ЭВМ ответит по шине 21 сигналом готовности, то из блока 13 считывается соответствующий адрес команды прерывания, которьш по шине 21 поступит в микро-ЭВМ.

Обобщенный условный переход (ОУП).

Процесс настройки происходит асинхронно, т. е. как только устройство для сопряжения получит код настройки, то связанная с ним микро-ЭВМ сразу же переходит к подпрограмме системных операций. Для синхрони. зации всех микро-ЭВМ подсистемы сразу же после операции настройки выполняется системная операция ОУП, после выполнения которой все микро-ЭВМ подсистемы одоврсменно переходят к выполнению параллельной программы.

Операция ОУП выполняется следующим ооразом. Микро-ЭВМ, завершившая свою работу по программе (подпрограмме) параллельHîé ветви, устанавливает регистр 10 по шине 21 при разрешении с пятого выхода дешифратора 9 в единичное состояние.

С выхода регистра 10 по шине 19 сигнал системной синхронизации поступит в блок 1 коммутации. В тот момент, когда все регистры,10 устройств для сопряжения подсистемы установлены в единичное состояние, в блоках 1 коммутации выработается сигнал обобщенного условия, который поступит с выхода блока коммутации и по шине 23 занесется в соответствующий разряд регистра 14. Одновременно с этим этот сигнал поступит в блок 13 прерывания, с выхода которого по шине 21 в микро-ЭВМ поступит запрос на прерывание, и если микро-ЭВМ ответит по шине 21 сигналом готовности, то из блока 13 считывается соответствующий вектор прерывания, который по шине 21 поступит в микро-ЭВМ. С выхода регистра 14 текущее слово состояния устройства по шине 21 поступит в микроЭВМ, и после этого микро-ЭВМ перейдет к следующему этапу параллельных вычислений.

Обычно операция ОУП выполняется перед операцией обмена, синхронизируя все микро-ЭВМ подсистемы.

Обмен. Системная операция обмена наиболее часто выполняется при параллельной работе всех микро-ЭВМ. При этом осуществляется трансляционный режим обмена, т. е. одна микро-ЭВМ передает, а остальные принимают. Микро-ЭВМ, в программе

769523

65 которой предусмотрено выполнение этой операции, посылает по шинам 21 в дешифратор 9 адрес регистра 7. При этом по шине 20 в блок 1 коммутации поступит сигнал системного обмена (C„-„) . При считывании информационного слова из оперативной памяти микро-ЭВМ оно по шине 21 поступит на вход блока 1 коммутации и с его выходов по шинам 18, 16 совместно с сигналом

С, „, который поступает на шины 15, 17, поступит на входы-выходы принимающих устройств для сопряжения. В принимающих устройствах сигнал С, „, поступит с шин 15, 17 через блок 1 коммутации по шине 23 на вход элемента ИЛИ 8, разрешая запись в регистр 7 информационного слова, которое поступает на него по шине 22 через блок 1 коммутации с шин 16, 18. Одновременно с этим сигнал С,д„, по шине 23 поступит в соответствующий разряд регистра 14 и в блок 13 прерывания, с выхода которого по шине 21 в микро-ЭВМ поступит сигнал запроса прерывания. При этом все микроЭВМ подсистемы переходят по прерыванию на обслуживание устройства для сопряжения. Из регистра 14 считывается информация по шине 21 в микро-ЭВМ, которая анализирует разряды регистра 14, и определив, что выполняется операция обмена, считывает по шине 21 из регистра 7 информационное слово в регистр общего назначения микро-ЭВМ.

После выполнения операции обмена все микро-ЭВМ выполняют операцию ОУП и все микро-ЭВМ подсистемы переходят к следующему этапу параллельной работы.

Обобщенный безусловный переход. Операция обобщенного безусловного перехода выполняется после команды ОУП, т. е. все микро-ЭВМ переходят к следуюгцему этапу параллельных вычислений. Управление дальнейшим ходом параллельных вычислений берет на себя одна из микро-ЭВМ подсистемы. При этом по шине 21 в дешифратор 9 поступает адрес регистра 12 и нз первом и четвертом выходах дешифратора 9 появится сигнал системного обобщенного безусловного перехода (С„, „). С четвертого выхода С, д,- поступит через элемент ИЛИ 11 на управляющий вход регистра 12 и в соответствующий разряд регистра 14. С псрвого выхода дешифратора 9 сигнал С„;„„по шине 20 поступит в блок 1 коммутации. По шипе 21 ипформационное слово записывается в регистр 12, а также через блок 1 коммутации на шины

16, 18 устройства. В принимающих устройствах для сопряжения сигнал С, ;n. поступит с шин 15, 17 через блок 1 коммутации по шине 23 в блок 13 прерывания, с выхода которого по шине 21 в микро-ЭВМ поступит сигнал запроса прерывания. Кроме того, по шине 23 сигнал С,д,-„поступит в соответствующий разряд регистра 14 и на вход элемента ИЛИ 11, разрешая запись в

3О

50 рсгистр 12 информационного слова по шине

22 черсз блок 1 комутацип с шин 16, 18.

Все микро-ЭВМ подсистемы переходят по прерыванию на обслуживание устройства для сопряжения. Из регистра 14 считывается информация по шине 21 в микро-ЭВМ, которая анализирует разряды регистра 14, определяет, что выполняется операция обобщенного безусловного перехода и по шине 21 из регистра 12 в микро-ЭВМ считывается информационное слово, которое воспринимается как адрес, либо как команда. И все микро-ЭВМ переходят на новую ветвь параллельных вычислений.

Однородная вычислительная система, построенная с использованием предложенного устройства для сопряжения, предназначена для решения сложных сильносвязанных задач по параллельным алгоритмам. Производительность однородной вычислительной системы зависит от скорости выполнения системных операций.

Введение дополнительных блоков и связей позволяет повысить производительность вычислительной системы за счет уменьшения времени выполнения системных операций.

Формула изобретения

Устройство для сопряжения однородной вычислительной системы, содержащее блок коммутации, блок настройки, включающий дешифратор кода настройки, регистр кода настройки и первый элемент ИЛИ, регистр синхронизации, и блок передачи, включающий регистр обмена, причем первый и второй управляющие входы-выходы блока коммутации являются, соответственно, первым и вторым управляющими входами-выходами устройства, первый и второй информационные входы-выходы блока коммутации являются соответственно первым и вторым информационными входами-выходами устройства, третий информационный входвыход блока коммутации соединен с первым информационным входом регистра кола настройки, первым входом регистра синхронизации, информационным входом-выходом регистра обмена и является третьим информационным входом-выходом устройства, выход регистра синх„оцизации соединен со входом синхронизации блока коммутации, информационный выход которого соединен с информационным входом регистра обмена и с вторым информационным входом регистра кода настройки, выход которого соединен с входом дешифратора, выход которого соединен с управляющим входом настройки блока коммутации, управляющий выход которого соедин.н с первым входом элемента ИЛИ, выход ко-орого соединен с управляющим входом регистр кода настройки, отличающееся тем, что, с целью повышения быстродействия, в него введены блок прерывания, дешифратор ад769523

Составитель В. Зинин

Техред О. Павлова

Корректор О. Силуянова

Редактор Л. Утехина

Заказ 1988/17 Изд. № 494 Тираж 772 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4i5

Типография, пр. Сапунова, 2

9 реса регистра, регистр обобщенного безусловного перехода, регистр состояния, второй элемент ИЛИ, в блок передачи введен элемент ИЛИ, причем управляющий выход блока коммутации соединен с первым входом второго элемента ИЛИ, первым входом элемента ИЛИ блока передачи, первым управляющим входом регистра состояния, входом блока прерывания, вход-выход которого соединен с информационным входомвыходом регистра состояния, информационным входом-выходом регистра обобщенного безусловного перехода, входом дешифратора адреса регистра и соединен с третьим информационным входом-выходом блока коммутации, вход системных сигналов которого соединен с первым выходом дешифратора адреса регистра, второй, третий и четвертый выходы которого соединены соответственно с вторыми входами первого, второго элементов ИЛИ и элемента ИЛИ блока передачи, пятый выход дешифратора адреса регистра соединен с входом регистра синхронизации, выходы первого, второго элемента ИЛИ и элементов ИЛИ блока пере5 дачи соединены соответственно с вторым, третьим и четвертым управляющими входами регистра состояния, информационный вход регистра обобщенного безусловного перехода соединен с информационным вхо10 дом регистра обмена, выходы второго элемента ИЛИ и элемента ИЛИ блока передачи соединены соответственно с управляющим входом регистра обмена и управляющим входом регистра обобщенного безус15 ловного перехода.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ко 409224, кл. G 06F 3/04, 1973.

2. Авторское свидетельство СССР

Лго 479103, кл. G 06F 3/04, 1975.