Устройство для вычисления степенной функции

Устройство для вычисления степенной функции

Иллюстрации

Показать все

Реферат

 

I I I y

ОП ИС АНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ()769535

Ф . 4+i и а (61) Дополнительное к азт. свид-B) — (22) Заявлено 12.07.78 (21) 2644537/18-24 (51) Ч.Кл. " G 06 F 7/38 с присоединением заявки— (23) Приоритет— (43) Опубликовано 07.10.80. Бюллетень ¹ 37 (45) Дата опубликования описания 05.02.81

Государственный комитет СССР

llo делам изобретений и открытий (53) УДК 681.325 (088.8) (72) Авторы изобретения

В, С. Кириченко, В. И. Корнейчук, В. H. Сороко, В. П. Тарасенко и Я. И. Торошанко (71) Заявитель Киевский ордена Ленина политехнический институт имени 50-летия Великой Октябрьской социалистической революции (54) УСТРОЙСТВО ДЛЯ ВЪ|Ч ИСЛЕН ИЯ

СТЕПЕННОЙ ФУНКЦИИ

Предложенное устройство относится к области вычислительной техники. Устройство может функционировать отдельно в качестве специализированного блока и входить в состав арифметического устройства универсальной ЦВМ, построенной на основе больших интегральных схем.

Известно устройство (1) для вычисления функции А.", содержащее блок умножения, входные шины числа х, q блоков постоянной памяти, выходы которых соединены со входами блока умножения.

Однако в известном устройстве возве- 15 дение в степень осуществляется только для фиксированного числа А.

Наиболее близким по технической сущности к изобретению является устройство 20 (2) для вычисления степенной функции, содержащее регистр операнда, блок управления, промежуточный регистр, группы элементов И и регистр результата. Недостатком этого устройства является невозможность вычисления выражения Х, где У— любое целое и дробное число.

Целью изобретения является расширение класса решаемых задач за счет возможности реализации любого показателя степени.

Поставленная цель достигается тем, что в устройство для вычисления степенной функции, содержащее регистр операнда, блок управления, промежуточный регистр, группы элементов И и регистр результата, введены блок памяти и блок умножения.

Информационный вход устройства подключен ко входу блока памяти, выход которого соединен с первым входом промежуточного регистра, выход которого подключен к первым входам элементов И первой и второй групп. Выходы элементов И первой группы подключены к входам первой группы входов блока умножения, а выходыэлементов И второй гру ппы соединены с входами первой и второй групп входов блока умножения, выход которого подключен к первым входам элементов И третьей и четвертой групп, выходы которых соединены соответственно со вторым входом промежуточного регистра и входом регистра результата, выход которого подключен к первым входам элементов И пятой группы, выходы которых соединены со второй группой входов блока умножения, вторые входы элементов И первой, четвертой, пятой групп соединены с первым, а второй и третьей групп со вторым выходами блока

769535

q — 1

Х) = П Х) )"

I= — (k — q) 35 управления, третий выход которого подключен к управляющему входу блока памяти.

На чертеже представлена структурная схема устройства для вычисления степенной функции.

Оно содержит информационный вход I устройства, блок 2 памяти, промежуточный регистр 3, группы 4 — 8 элементов И, группы 9, 10 входов блока умножения, блок 11 умножения, регистр 12 результата, блок 13 управления с выходами 14,,15, 1б, регистр

17 операнда, вход 18 показателя степени устройства.

Рассмотрим работу устройства. 15

Число можно представить в виде

q=( и = 2„S! N,. — Зд и, ) + 37 21(„!, 2+ ". +

i= — (k — q)

+ S N, + S N,+S- N +...+S " @N (, „), где N; — значения разрядов числа .N;

q — количество разрядов в целом представлении числа N;

k â€ вЂ” количество разрядов в дробном представлении числа N;

k — общее количество разрядов числа N;

S — основание системы счисления.

Тогда функция Х) представляется в ви,В блоке памяти 2 по адресу Х; (где

Х; = О, 1,.2,..., (2" — 1), m — разрядность операнда Х) хранятся значения чисел

Х;

-())-!)) 40

Значения операндов Х по входу 1 и N по входу,18 подаются соответственно на входы блока памяти 2 и на регистр 17. По управляющему сигналу, выдаваемому бло- 45 ком управления 13 по цепи 16, из блока 2 — (k — q) .на регистр 3 поступает число Х; ,Цикл вычисления значения функции Х)( заключается в выполнении k тактов (где

k — разрядность операнда N), каждый из 50 которых состоит из двух подтактов.

В первом подтакте, которому соответствует управляющий сигнал из блока управления 13, передаваемый по выходу 14, содержимое промежуточного регистра 3 че- 55 рез группу элементов И 8 поступает на входы 10 блока умножения,11, а содержимое регистра результата 12 через блок элементов !И 4 поступает на группу входов 9 блока умножения б. Результат умножечия 60 с выхода блока умножения 11 поступает на регистр результата 12 через группу элементов И !7.

Во втором подтакте, которому соответствует управляющий сигнал из блока местного управления 13, передаваемый по выходу,15, на группу входов 9 и 10 блока умножения 11 поступает содержимое промежуточного регистра через группу элементов И 5. Результат умножения с выхода блока умножения 11 через группу элементов И б поступает на регистр 3.

Порядок работы устройства задается блоком управления 13. Выполнение каждого i-го такта определяется содержимым

i-го разряда числа N.

Первый подтакт в каждом i-ом такте выполняется только при равенстве единице i-го разряда числа N, в противном случае он пропускается.

Второй подтакт выполняется всегда независимо от значения (-го разряда числа Л .

После выполнения k тактов результат вычислений функции Х находится в регистре результата 12.

Таким образом, устройство для возведения в степень реализует вычисление функции Х!, где N — любое число (целое и дробное). Так как все устройство может быть собрано на типовых узлах ЦВМ, то реализовать вычисление степенной функции

Х)" можно без дополнительных затрат в любой ЦВМ, имеющей указанные узлы.

Формула изобретения

Устройство для вычисления степенной функции, содержащее регистр операнда, блок управления, промежуточный регистр, группы элементов И, регистр результата, отличающееся тем, что, с целью расширения класса решаемых задач за счет возможности реализации любого показателя степени, в него введены блок памяти и блок умножения, причем информационный вход устройства подключен ко входу блока памяти, выход которого соединен с первым входом промежуточного регистра, выход которого подключен к первым входам элементов И первой и второй групп, выходы элементов И первой группы подключены к входам первой группы входов блока умножения, а выходы элементов И второй группы соединены с входами первой и второй групп входов блока умножения, выход которого подключен к первым входам элементов И третьей и четвертой групп, выходы которых соединены соответственно со вторым входом промежуточного регистра и входом регистра результата, выход которого подключен к первым входам элементов И пятой группы, выходы которых соединены со второй группой входов блока умножения, вторые входы элементов

И первой, четвертой, пятой групп соединены с первым, а второй и третьей групп со вторым выходами блока управления, третий выход которого подключен к управляющему входу блока памяти, вход регист769535

Составитель Н. Шелобанова

Техред И. Заболотнова Корректор И. Осиновскаи

Редактор Л. Утехина.Заказ 1289/1295 Изд. № 484 Тираж 772 Подписное

НПО сПоиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 5К-З5, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. сПатент» ра операнда подключен к входу показателя степени устройства.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

¹ 520595, кл. G 06 F 15/34, 1974.

2. Авторское свидетельство СССР о № 425175, кл. G 06 F 7/38, 1972 (прототип).