Аналоговый оптимизатор
Иллюстрации
Реферат
О П И С А Н И Е (((1769566
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву 419917 (22) Заявлено 25.09.78 (21) 2666387/18-24 с присоединением заявки № (23) Приоритет (51) М 1У, з б 06G 7/48
G 06G 7/122
Государственный комитет (53) УДК 681.333 (088.8) ло делам изобретений (43) ОпУбликовано 07.10.80. Бюллетень № 37 и открытий (45) Дата опубликования описания 07.10.80 (?2) Автор изобретения
В. Д. Трофимов (71) Заявитель
\ (54) АНАЛОГОВЫЙ ОПТИМИЗАТОР
Изобретение относится к вычислительной технике и предназначено для получения целочисленных решений прямой и обратной задач оптимального резервирования при любых законах распределения времени между отказами устройств.
Предлагаемое техническое решение является усовершенствованием известного устройства, описанного в авт. свид. № 419917. 10
Аналоговый оптимизатор по основному изобретению содержит k блоков нелинейности, выходы которых соединены со входами блока перемножения, /е блоков умножения на постоянный коэффициент, выходы которых соединены со входами сумматора и первыми входами соответствующих блоков нелинейности, переключатель, Й схем установки затрат, блок развертки и блок измерения градиента, первый и второй 20 входы которого через переключатель подключены ко вторым входам и выходам блоков нелинейности. Выход блока развертки соединен со входами k схем установки затрат, первый и второй выходы каждой из которых соединены со входами соответствующего блока умножения на постоянный коэффициент и через переключатель с третьим и четвертым входами блока измерения градиента. 30
Недостатком такого оптимизатора являются малые точность и быстродействие, связанные с большим объемом переключений, ручных регулировок и измерений, выполняемых оператором в процессе решения с субъективными ошибками.
Целью изобретения является повышение точности работы и быстродействия аналогового оптимизатора.
Эта цель достигается тем, что в аналоговый оптимизатор введены k блоков памяти, блок сравнения, интегратор и блок синхронизации, первый выход которого через интегратор соединен с управляющим входом блока сравнения, выходы которого подключены к дополнительным входам блоков умножения на постоянный коэффициент и к группе входов блока синхронизации, второй выход которого соединен с дополнительным входом переключателя, дополнительные выходы которого подключены к первым входам блоков памяти, вторые входы которых соединены с третьим выходом блока синхронизации, первый и второй входы которого подключены соответственно к выходам блока перемножения и сумматора.
На чертеже приведена структурная схема предлагаемого аналогового оптимизатора.
Он состоит из блока перемножения 1, Й
769566
Зо
65 блоков умножения на постоянный коэффициент 2 — 2, сумматора 3, k блоков нелинейности 4 — 4, схем установки затрат
5> — 5ь блока развертки 6, блока измерения градиента 7, переключателя 8, k блоков памяти 9 — 9 „ блока сравнения 10, интегратора 11 и блока синхронизации 12.
Блоки нелинейности 4 — 4 позволяют воспроизводить любой формы нелинейные функции одной переменной. Число блоков
k выбирается любым. Выход каждого блока подключен ко входу блока перемножения 1, а вход каждого блока соединен с выходом соответствующего блока умножения 2. Кроме того, переключателем 8 вход и выход каждого блока нелинейности 4 могут поочередно подключаться к блоку измерения градиента 7.
Блоки умножения 2 — 2, выполнены на операционных усилителях, коэффициенты которых меняются дискретно в пределах 1, 2, ..., n за счет изменения входных сопротивлений, переключаемых, например, шаговым искателем по сигналам с блока сравнения 10.
Выходы блоков 2 — 2 подключены к сумматору 3 и через переключатель 8 к блоку развертки 6.
Сумматор 3 состоит из операционного усилителя в режиме суммирования с коэффициентом, равным единице по каждому входу, п вольтметра. Все его входы подключены к выходам блоков умножения
2 — 2, а выход — к блоку 12.
Блок измерения градиента 7 состоит из электромеханического вибратора, операционных усилителей в режиме инвертирования и суммирования, аналогового блока деления двух переменных и вольтметров.
Переключателем 8 первые два входа блока
7 могут одновременно подключаться ко входу и выходу каждого блока нелинейности 4 — 4д, третий и четвертый входы — к выходам каждой пары усилителей схем установки затрат 5> 5, а выход блока
7 — ко входам блоков памяти 9 — 9 .
Блок развертки 6 состоит из сдвоенного потенциометра, питающегося двумя одинаковыми по абсолютной величине, но разными по знаку постоянными напряжениями.
Движок сдвоенного потенциометра перемещается по сигналам с блока 12, например, с помощью следящей системы. Вход блока
6 подключен через переключатель 8 к выходам блоков умножения 21 — 2д, а выходы подключены на k входных сопротивлений схемы установки затрат 5 — 5a.
Схемы установки затрат 5 — 5 состоят из переменных сопротивлений и операционных усилителей в режиме инвертирования.
Переключатель 8 может быть выполнен, например, в виде автоматического электромеханического коммутатора на щаговых искателях и реле, управляемого по сигналам с блока 12.
Блоки памяти 9 — 9 выполнены íà операционных усилителях с запоминанием результата при остановке решения. Первый вход каждого блока памяти 9 через переключатель 8 подключен к выходу блока измерения градиента 7. Вторые входы блоков памяти 9> — 9 подключены к выходу
«Сброс» блока 12. Выход каждого блока памяти подключен ко входу блока сравнения 10.
Блок сравнения 10 является (1+1) -входовым устройством, на k входов которого подключены выходы и блоков памяти
9 — 9n, а на (1+1)-й вход подключен выход интегратора 11. Выходы блока 10 подключены к блоку 12 и ко входам соответствующих блоков умножения 2 — 2 .
Вход интегратора 11 подключен к первому выходу блока 12, а выход — к (k+1) -му входу блока сравнения 10.
Блок 12 содержит генератор тактовых импульсов, две схемы сравнения напряжений, схему возврата блоков памяти 9 — 9 в исходное состояние, вольтметры и коммутирующие устройства. Входы блока 12 соединены с k выходами блока сравнения 10, выходами блока перемножения 1 и сумматора 3. Первый выход блока 12 подключен ко входу интегратора 11, второй — ко входу переключателя 8, третий — ко вторым входам «Сброс» блоков памяти 9> — 9<.
Исходными данными для решения задач являются структурная схема системы, состоящая из k последовательно соединенных участков резервирования, таких, что отказ любого одного участка приводит к отказу всей системы; экспериментальные или расчетные зависимости р; = f (с;, и;), при любых законах распределения случайных величин и любых режимах работы участков, где и.; — число параллельно включаемых на -м участке элементов от 1 до и, р; — вероятность безотказной работы -го участка резервирования за время выполнения задания, с; — затраты на каждый нерезервированный участок (i=1, 2..., k).
Обозначим через с затраты (вес, стоимость, габариты и пр.), допускаемые на всю резервированную систему, через р — заданный уровень безотказной работы резервированной системы.
Перед решением выбирается число блоков нелинейности 4 — 4>, равное k. Ha каждом из блоков набираются, например, при решении прямой задачи оптимального резервирования соответствующие функции
p; = f (c;, и;), i = 1, k. Коэффициенты всех блоков умножения 2 — 2, устанавливаются равными единице, а на сумматоре 3 устанавливается опорное напряжение, пропорциональное допускаемым затратам с .
По сигналу «Пуск» с блока 12 приходит первый тактовый импульс, и выполняется первый шаг решения. При этом блок изме769566
55 рения градиента 7 переключателем 8 подключается к клеммам первого блока нелинейности 4 и первой схемы установки затрат 50 а также к первому блоку памяти
9ь Напряжение на третьем и четвертом входах блока измерения градиента 7 модулируется вибратором и подается на вход блока нелинейности 4ь С его выхода снимается модулированное напряжение, которое преобразуется в переменное напряжение, пропорциональное по амплигуде приращению функции р на шаге сь
Зто напряжение подается как делимое на вход блока деления в блоке измерения градиента 7. На другой вход блока деления подается как делитель напряжение, полученное как разность напряжений на третьем и четвертом входах блока измерения градиента 7. Напряжение Л с выхода блока 7 подается на вход блока памяти 9 и запоминается.
С приходом второго тактового импульса переключатель 8 подключает входы и выход блока измерения градиента 7 к клеммам следующих блока нелинейности 4>, схемы установки затрат 5, блока памяти 9> и аналогично запоминается величина Л и т. д. до последнего блока нелинейности 4».
При этом напряжения с выходов блоков умножения 21 — 2» последовательно синхронно подаются переключателем 8 на вход блока развертки 6. его следящая система перемещает движок сдвоенного потенциометра, последовательно обеспечивая равенство напряжений на выходе каждого блока
2i — 2» и на выходе блока развертки 6.
По окончании первого цикла замеров и запоминания по сигналу с блока 12 запускается интегратор 11, с выхода которого на (й+ 1)-й вход блока сравнения 10 подается линейно убывающее напряжение. Как только линейно убывающее напряжение по абсолютной величине станет равным какомулибо одному из напряжений Ь;, i=1, k оказавшемуся максимальным среди всех остальных, с соответствующего выхода блока сравнения 10 подается сигнал на соответствующий блок умножения 2;, «=1, k, и
его коэффициент увеличивается на единицу.
Одновременно с третьего выхода блока
12 подается импульс «Сброс» на вторые входы блоков памяти 9 — 9», и блоки памяти возвращаются в исходное состояние, с первого — сигнал на переключатель 8, и клеммы блоков 4, 50 9 снова подключают5
Зо
35 ся к блоку измерения градиента 7. Интегратор 11 возвращается в исходное состояние автоматически.
С приходом следующего тактового импульса начинается выполнение второго шага решения, и цикл повторяется.
После выполнения N шагов решения напряжение на выходе сумматора 3 может быть равным нулю (наложенное ограничение по затрате израсходовано точно) либо больше нуля (перерасход). В последнем случае уменьшается на единицу коэффициент того блока умножения, у которого на
N-м шаге этот коэффициент был увеличен на единицу. Оценивается показание прибора сумматора 3 и, если оно по абсолютной величине меньше любого из значений сь тс решение закончено.
Напряжение на выходе блока перемножения 1 соответствует достигнутому значению целевой функции для всей резервированной системы, напряжение на выходе сумматора 3 соответствует суммарной затрате, а зафиксированный коэффициент каждого блока умножения 2,, i=1, k соответствует числу параллельно включенных устройств на каждом участке резервирования.
Благодаря введению новых элементов и связей устройство обеспечивает более высокую точность и быстродействие получения статистических характеристик проектируемой аппаратуры.
Формула изобретения
Аналоговый оптимизатор по авт. свид.
А о 419917, отличающийся тем, что, с целью повышения точности работы и быстродействия, в него введены k блоков памяти, блок сравнения, интегратор и блок синхронизации, первый выход которого через интегратор соединен с управляющим входом блока сравнения, выходы которого подключены к дополнительным входам блоков умножения на постоянный коэффициент к группе входов блока синхронизации, второй выход которого соединен с дополнительным входом переключателя, дополнительные выходы которого подключены к первым входам блоков памяти, вторые входы которых соединены с третьим выходом блока синхронизации, первый и второй входы которого подключены соответственно к выходам блока перемножения и сумматора.
769566
Составитель И. Загорбинина
Техред И. Пенчко Корректор В. Петрова
Редактор Л. Утехина
Типография, пр. Сапунова, 2
Заказ 375/19 Изд. Ко 577 Тираж 772 Подписное
НПО «Поиск» Государственного комитета СССР по делам изобретений н открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5