Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ц769622

Союз Соеетскнх

Соцналнстнческнх

Реслуолнк (61) Дополнительное к авт. свид-ву (22) Заявлено 10.05.78 (21) 2616081/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 07.10.80. Бюллетень № 37 (51) М. Кл.

С 11С 11(00

Государстеенный комитет (53) УДК 681.327.66 (088.8) по делам нзобретеннй н открытий (45) Дата опубликования описания 07.10.80 (72) Автор изобретения

А. А, Авдюхин (71) Заявитель

Ленинградский ордена Ленина политехнический институт им. М. И. Калинина (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано при построении всевозможных вычислительных устройств и систем обработки данных.

Известны ЗУ, допускающие изменение числа разрядов в слове и числа слов в накопителе при постоянной общей информационной емкости ЗУ.

Известно устройство, содержащее накопитель, первая группа выходов которого че- ð рез коммутатор соединена с первой группой входов регистра регенерации, вторая группа выходов накопителя соединена с первыми входами блока управления, выходы регистра адреса байта соединены со вторыми 15 входами блока управления и со вторымп входами регистра регенерации, а выходы блока управления подключены к управляющим входам блока коммутатора (1). Это устройство позволяет работать со словами переменной длины, кратной длине байта.

Выходной регистр имеет разрядность, равную km + 1, где m — разрядность байта, k — максимальное число байтов, которое можно расположить в одной ячейке накопителя, а l) log2 k — число разрядов, отведенное для указателя положения, который несет информацию о том, в каком положении на момент обращения находится группа из k байтов в данной ячейке. Ячейки íà- зо копителя, а также блок усилителей считывания и регистр записи регенерации имеют разрядность km+ 1. Наличие дополнительных разрядов приводит к тому, что при большом количестве ячеек затраты на хранение указателя положения становятся неприемлемыми.

Наиболее близким техническим решением к изобретению является устройство, содержащее накопитель, первый вход которого соединен с выходом регистра адреса, усилители считывания, одни из входов которых соединены с выходами накопителя, регистр адреса байта, выход которого соединен с первым входом блока управления коммутацией, второй и третий входы блока управления коммутацией соединены соответственно с первой и второй шинами управления, коммутатор, одни из входов которого соединены с выходами блока управления коммутацией, другие входы коммутатора соединены с выходами входных элементов И, выходы коммутатора подключены к одним из входов выходных элементов И, другие входы которых соединены с первой шиной управления, одни из входов входных элементов И соединены со второй шиной управления, другие входы входных элементов И и выходы выходных элементов И соединены с числовой

769622 шиной, блок управления форматом слова, выходы которого соединены с одними из входов элементов И блокировки, и элементы И (2).

В данном устройстве в.такт записи производится коммутация сигналов, поступающих с числовой шины на входы накопителя со сдвигом на необходимое число разрядов. Для этого коммутатор содержит набор элементов И, работающих в такт записи. Сдвиг производится под управлением информации, записанной в регистре адреса байта. В данном устройстве аппаратурные затраты на организацию работы с переменной длиной слова не зависят от числа ячеек в накопителе.

Недостатком этого устройства является сложность схем управления считыванием и записью и большое число сборных шин, соединяющих накопитель с числовой магистралью.

Целью изобретения является упрощение устройства.

Эта цель достигается тем, что в предложенное ЗУ введены регистр записи, элементы И считывания и элементы И записи, первые входы которых соединены с выходами коммутатора. Выходы элементов И записи соединены со входами регистра записи, выходами усилителей считывания и первыми входами элементов И считывания. Вторые входы элементов И считывания и элементов И записи соединены с шинами управления. Выходы элементов И считывания соединены с выходами входных элементов

И. Выходы блока управления соединены с одним из входов элементов И, другие входы которых соединены с первой шиной управления. Выходы элементов И соединены с другими входами элементов И блокировки.

Такая структура дает возможность для коммутации со сдвигом числа из числовой шины при выполнении операции записи использовать тот же набор элементов И и сборных шин, который используется для коммутации при выполнении операции выборки числа из накопителя. Эта возмож;ность обусловлена тем, что благодаря наличию блоков элементов И считывания и элементов И записи коммутатор подключается либо для передачи информации из накопителя в числовую шину (при считывании), либо для передачи информации из числовой шины в накопитель. Наличие регистра записи, включенного как описано выше, обеспечивает сохранение и регенерацию всего содержимого считанной ячейки.

Поэтому, если при обмене информацией между накопителем и числовой шиной информация, находящаяся за пределами формата выбираемого слова, не используется для работы системы, то в реализации циклического сдвига нет необходимости.

Это позволяет упростить схему за счет со5

65 кращения числа элементов в коммутаторе.

На фиг. 1 изображена структурная схема

ЗУ; на фиг. 2 — вариант схемы устройства для случая указания формата слова в команде, а также при необходимости блокировки неиспользуемых в данном обращении разрядов числовой шины.

Устройство (см. фиг. 1) содержит накопитель 1, регистр адреса ячейки 2, блок 3 усилителей считывания, регистр 4 записи, блок 5 элементов И считывания, коммутатор 6, блок 7 элементов И записи, блок 8 входных и блок 9 выходных элементов И, регистр 10 адреса байта, блок 11 управления коммутацией, блок 12 управления форматом, блок 13 элементов И блокировки.

Выходы регистра 2 адреса ячейки подключены к адресным входам накопителя 1.

Выходы накопителя 1 подключены ко входам усилителей считывания.

На фиг. 1 блок 3 усилителей считывания изображен как блок, состоящий из k групп усилителей, соответствующих k т-разрядным байтам, входящим в состав содержимого ячейки накопителя. Выходы блока 3 усилителей считывания подключены ко входам регистра 4 записи, а также к первым (информационным) входам элементов

И блока 5. Выходы блока 5 элементов И считывания подключены ко входам коммутатора 6 так, что каждая т-разрядная группа выходов блока 5 подключена ко входам каждого из наборов элементов И, входящих в состав коммутатора 6. При этом

i-я группа выходов блока 5 подключена к (i+i ) -od к группе входов 1-го набора элементов И коммутатора, где i, j=0,1, ... (k — 1). Каждый из наборов элементов И блока 6 коммутирует выходы блока 5 на входы блоков 7 и 9 со сдвигом íà jm разрядов. Выходы блока 7 элементов И записи подключены ко входам регистра 4 записи, выходы которого подключены к разрядным входам записи накопителя 1. Выходы блока 9 и входы блока 8 подключены к числовой шине 14. Выходы блока 8 входных элементов И параллельно выходам блока 5 подключены ко входам коммутатора 6. Выходы регистра 10 адреса байта подключены ко входам блока 11 управления коммутацией, выходы которого подключены к управляющим входам коммутатора 6. Выходы блока 12 управления форматом подключены ко входам блока 13 элементов И блокировки, состоящего из Й групп элементов

И, которые пронумерованы от нуля до k — 1.

К первой из них, имеющий номер i =О, подключены все k разрядов с выхода блока

12. К следующей группе (i =1) подключены все, кроме старшего разряда и т. д. К

i-й группе элементов И блока 13 подключены k — i младших разрядов с выхода блока 12. К последней группе (i = k — 1) подключен один младший разряд. Выходы групп элементов И блока 13 объединены

769622 так, что выход j-ro разряда т -й группы соединен с выходом (i+ j)-ro разряда первой группы, имеющей номер i = О. Объединенные выходы групп элементов И представляют собой выходы блока 13. Они подключены к блокирующим входам соответствующих групп усилителей блока 3. Описанные соединения элементов И блока 13 обеспечивают возможность коммутации выходов блока 12 управления форматом на блокирующие входы усилителей блока 3 без сдвига или со сдвигом на 1, 2 ... (k — 1) разрядов, т. е. обнуление группы байтов, расположенных в любых позициях относительно младших разрядов накопителя Слова, располагаемые в накопителе, могут состоять из j (k байтов. Не ограничивает функциональных возможностей предположение о том, что байты, входящие в состав одного слова, располагаются в соседних группах разрядов. Поэтому, если формат слова задан в виде количества Входящих в него байтов т, то с выхода блока 12 на входы блока 13 поступает А-разрядное слово, младшие т разрядов которого равны единице, а старшие k — j разрядов равны нулю. Следовательно, к блоку 13 не предьявляется требование осуществления циклического сдвига (см. фиг. I). В противном случае блок 13 должен обеспечивать циклический сдвиг на т разрядов (i = О, 1, ..., k — 1), для чего требуется k групп по k двухвходовых элементов И, Блок 11 управления коммутацией состоит из двух дешифраторов 15 и 16 íà k выходов каждый, причем i-й выход дешифратора 15 соединен с (k — i) -им выходом дешифратора 16. Входы дешифраторов объединены и подключены к одноименным выходам регистра 10 адреса байта. Выходы блока управления коммутацией 11 через элементы И 17 подключены к управляющим входам блока 13. Управляющая шина 18, соответствующая операции выборки числа, подключена к управляющим входам блоков 5 и 9 и к управляющему входу дешпфратора 15. Управляющая шина 19, соответствующая операции записи, подключена к управляющим входам элементов И 7, 8 и

17, а также к управляющему входу дешифратора 16.

Блок управления форматом 12 может представлять собой регистр, заполняемый программно, например, специальной командой.

На фиг. 2 приведен пример реализации блока управления форматом для случая задания формата в исполняемой команде.

Функции регистра 20 формата, в частности, может выполнять соответствующая часть регистра команд. Выходы регистра 20 подключены к дешифратору 21, а выходы последнего через шифратор подключены ко дам блока 13 элементов И блокиповки.

Если необходимо блокировать прохождение информации, расположенной за пределами формата, из накопителя в числовую шину или обратно, соответствующими группами элементов И блоков 8 и 9 можно управ,чять в зависимости от состоянття блока

12 упттавчеттття форматом, как показано на фиг. 2. Блоки 8 и 9 состоят из k групп элементов И, управляющие входы которых через б.чоки э.чементов И 22 и 23 подключены к выходам блока 12 управления форматом.

Управляющие входы блоков 22 и 23 подключены соответственно к управляющим шинам 18 и 19.

В устройстве, ттзобваженном на фиг. 2, в обмене ттнфоттмацттей меж,чу накоптттелем и числовой птиной участвуют только те байты, которые находятся в пределах формата выбираемого (записываемого) слова, поэтому к коммутатору 6 не пре,чъявляется тпебование обеспечивать циклический сдвиг. Связи колтм татооа 6 с э,пементами

И б,чот ов 5, 7, 8 и 9. показанные на фиг. 1 пунктиром, и соответствуютцие э,чементьт коммутатора пскчючены, а блок 11 содетчжпт олин детттттфттатор. работающий как прп записи, так и при считывании (фттг. 2), связи блока 11 с уппавляющими шинами 18 и 19 отсутствуют. Для обеспечения сдвигов на необходимое число разрядов как вправо. так и влево под управлением сигнала с одного и того же выхода блока 11 элементы

И блоков 5. 7, 8 и 9 соедпттепы между собой и с чпс,човой шиной 14 как показано на фпг. 2, т. е. выход (вход) элемента И т -го пазряда блока 8 (91 coeчпнен с выходом (входом) (km — i)-го разряда блока

5 (7).

Управляющие шины. обеспечивающие работу ттат<оптттеля по выборке ячсйктт тт регеттератттттт (записи) по адресу пз регистра адреса ячейки, на фиг. 1, 2 не показаны.

Устройство работает следующим образом.

При выполнении операцшт выборктт числа производится счтттывание накопителя 1 по адресу из регистра 2, а также возбуждение управляющей шины 18. В результате открываются элементы И считывания блока 5, выходные элементы И блока 9, и сигналом с выхода блока 11 открывается один из наборов элементов И коммутатора 6. Все со,чержимое выбранной ячейки накопителя, пре,чстав,чяющее собой kбайтов,,с выходов блока 3 усп,чителей считывания поступает через элементы И блока 5, коммутатора 6 и блока 9 на числовую шину 14 со сдвигом вправо на im разрядов, где т — содержимое регттстра !О адреса байта. Таким образом, выбираемое слово окажется в младших разрячах числовой шины. Содержимое выбранной ячейки накопителя с выходов блока 3 поступает также в регистр 4 записи для регенерации по адресу из регистра 2 в такте записи.

769622

При выполнении операции записи записываемое слово, поступающее из числовой шины 14, необходимо поместить в регистр

4 записи, сдвинув его предварительно на

/ш разрядов влево. Первый такт операции записи сопровождается подачей управляющего сигнала по шине 19, которым открываются элементы И блоков 7, 8 и 17. Кроме того, под действием сигнала с выхода блока 11 открываются элементы И одного из наборов элементов И блока б, коммутирующего выходы блока 8 на входы блока

7 со сдвигом на jm разрядов влево. Тем же сигналом с выхода блока 11 через открытый элемент И блока 17 открывается группа элементов И блока 13, коммутирующих выходные сигналы блока 12 на блокирующие входы усилителей считывания со сдвигом на j разрядов влево. Это приводит к тому, что с выходов усилителей 3 на регистр 4 будет записано только содержимое разрядов выбранной ячейки, находящихся за пределами формата записываемого слова. В разряды, соответствующие формату, будет записано слово из числовой шины 14 через открытые элементы И блоков 8, 6 и

7. В такте записи все содержимое регистра

4 записи будет записано в ячейку накопителя 1 по адресу из регистра 2 адреса ячейки.

Обычно формат слова указывается в коде выполняемой команды. На фиг. 2 приведен пример, соответствующий этому случаю. Двоичный код формата, соответствующий количеству байтов, поступает из регистра 20 на входы дешифратора 21, выходы которого подключены ко входам шифратора, построенного, например, из элементов

ИЛИ. В результате появится сигнал на х выходах блока 12, соответствующих х группам разрядов, начиная с младших (х— формат слова из регистра 20) .

Если при выполнении операции выборки недопустимо занимать разряды числовой шины, которые не входят в формат выводимого слова (эти разряды могут быть заняты для других целей), необходимо блокировать их подключение к числовой шине.

При возбуждении управляющей шины 18 элементы И 23 открываются, и сигналы с выхода блока 12 поступают на управляющие входы элементов И блока 9. В результате х групп из них открывается, и на числовую шину 14 поступает выбранное из накопителя слово, в то время как остальные группы разрядов числовой шины остаются свободными. Аналогично при записи сигна10

50 лом по управляющей шине 19 открываются элементы И 22, н сигналы с выхода блока 12 открывают соответствующую группу элементов И блока 9, и на входы блока б поступят только х байтов нз числовой шины 14 (х — содержимое регистра 20).

Формула изобретения

Запоминающее устройство, содержащее накопитель, первый вход которого соединен с выходом регистра адреса, усилители считывания, одни из входов которых соединены с выходами накопителя, регистр адреса байта, выход которого соединен с первым входом блока управления коммутацией, второй и третий входы блока управления коммутацией соединены соответственно с первой и второй шинами управления, коммутатор, одни из входов которого соединены с выходами блока управления коммутацией, другие входы коммутатора соединены с выходами входных элементов И, выходы коммутатора подключены к одним из входов выходных элементов И, другие входы которых соединены с первой шиной управления, одни из входов входных элементов

И соединены со второй шиной управления, другие входы входных элементов И и выходы выходных элементов И соединены с числовой шиной, блок управления форматом слова, выходы которого соединены с одними из входов элементов И блокировки, и элементы И, отличающееся тем, что, с целью упрощения устройства, в него введены регистр записи, элементы И считывания и элементы И записи, первые входы которых соединены с выходами коммутатора, выходы элементов И записи соединены со входами регистра записи, выходами усилителей считывания и первыми входами элементов И считывания, вторые входы элементов И считывания и элементов И записи соединены с шинами управления, выходы элементов И считывания соединены с выходами входных элементов И, выходы блока управления коммутацией соединены с одними из входов элементов И, другие входы которых соединены с первой шиной управления, выходы элементов И соединены с другими входами элементов И блокировки.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 583475, кл. G 11С 9/02, 9.07.75.

2. Патент Франции № 2123040, кл. G 11С

5/00, опубл. 1972 (прототип).

769622

Составитель А. Авдюхин

Техред А. Камышникова Корректор Т. Трушкина

Редактор Л. Утехина

Заказ 1998/3 Изд. № 496 Тираж б73 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2