Устройство для умножения частоты следования периодических импульсов

Устройство для умножения частоты следования периодических импульсов

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (п)769720

ИЗОБРЕТЕНИЯ

Союэ Советских

Социалистических

Реслуолик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 04.10.78 (21) 2672430/18-21 с присоединением заявки № (23) Приоритет (51) М. Кл.э

Н 03 К 5/01

Государственный комитет

СС,СР (43) Опубликовано 07.10.80. Бюллетень № 37 (53) УДК 621.374.4 (088.8) по делам иэабретеиий и открытий (45) Дата опубликования описания 07.10.80 (72) Авторы изобретения

С. А. Шубин, А. В, Барычев и И. И. Винштейн (71) Заявитель

Сибирский научно-исследовательский институт нефтяной промышленности (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫ

СЛ ЕДО ВАН ИЯ П ЕРИОДИ Ч ЕСКИХ ИМПУЛЬСОВ

Изобретение относится к автоматике и импульсной технике, может быть использовано в устройствах обработки сигналов частотных датчиков.

Известно устройство для умножения частоты следования периодических импульсов, содержащее делитель опорной частоты, счетчик импульсов опорной частоты, выход которого через выходной формирователь подключен к первым входам первого блока 10 элементов И, запоминающий регистр, выходы которого через первый блок элементов И подключен ко входам счетчика импульсов опорной частоты, а входы через второй блок элементов И вЂ” к выходам 1б счетчика импульсов, вход которого соединен с выходом делителя частоты, и блок управления (1).

Недостатком этого устройства является ограниченность функциональных возмож- 20 ностей из-за того, что оно не учитывает величины зоны нечувствительности характеристики датчика сигнала.

Целью изобретения является расширение функциональных возможностей. С этой 25 целью в устройство для умножения частоты следования периодических импульсов, содержащее делитель опорной частоты с коэффициентом деления, равным коэффициенту умножения, счетчик импульсов 30 опорной частоты, входной и выходной формирователи, запоминающий регистр и блок управления, один из выходов которого подключен к нулевым входам всех разрядов делителя опорной частоты с коэффициентом деления, равным коэффициенту умножения и запоминающего регистра, нулевой выход каждого разряда счетчика импульсов соединен с первыми входами блока элементов И, вторые входы которого подключены ко второму выходу блока управления, а выход — к единичным входам соответствующих разрядов запоминающего регистра, причем третий выход блока управления подключен к единичным входам всех разрядов счетчика импульсов, единичный выход каждого разряда запоминающего регистра соединен с соответствующим входом второго блока элементов И, выходы которого соединены с единичными входами соответствующих разрядов счетчика импульсов опорной частоты, а вторые входы — с выходной шиной выходного формирователя, вход которого подключен к выходу последнего разряда счетчика импульсов опорной частоты, введены делитель частоты с переменным коэффициентом деления, счетный вход которого подключен к входу счетчика импульсов опорной частоты, а выходы — ко входам делителя опор769720 ной частоты с коэффициентом деления, равным коэффициенту умножения, триггер, первый выход которого соединен с входом блока управления, а вход — с выходом входного формирователя, и элемент И, первый вход которого соединен со вторым выходом триггера, второй вход — с шиной частоты адаптивного сдвига, а выход — с управляющим входом делителя частоты с переменным коэффициентом деления, нулевые входы всех разрядов которого подключены к четвертому выходу блока управления.

На чертеже представлена структурная электрическая схема устройства.

Устройство содержит входной формирователь 1, соединенный с шиной 2 входного сигнала, триггер 3, первый выход которого подключен к первому входу элемента И 4, а второй выход в ко входу блока 5 управления, один выход которого соединен с нулевыми входами делителя 6 частоты с переменным коэффициентом деления, второй — с нулевыми входами делителя 7 частоты с коэффициентом деления, равным коэффициенту умножения, и с нулевыми входами запоминающего регистра 8, третий — с первыми входами блока элементов И 9, выходы которых подключены поразрядно к единичным входам запоминающего регистра 8, а вторые входы подключены к выходным шинам счетчика 10 импульсов, счетный вход которого соединен с выходом делителя 7, а установочные входы — с четвертым выходом блока 5 управления.

Выходы запоминающего регистра 8 соединены с соответствующими входами блока элементов И 11, вторые входы которых соединены с выходом выходного формирователя 12, вход которого подключен к выходу счетчика 13 импульсов опорной частоты, а выходы блока элементов И 11 поразрядно соединены с единичными входами счетчика 13,,счетный вход которого соединен с шиной 14 опорной частоты и с счетным входом делителя 6, управляющий вход которого подключен к выходу элемента

И 4, второй вход которого соединен с шиной 15 частоты адаптивного сдвига, Устройство работает следующим образом.

Импульсы (входной) умножаемой частоты 2f „„поступают на вход формирователя 1, а с выхода формирователя — на вход тригера 3, с одного выхода которого импульс с длительностью 1//„м„поступает на элемент И 4, на второй вход которого поступает сигнал с частотой адаптивного сдвига f . На выходе элемента И 4 за один период количество импульсов определяется выражением

N,=

fyìí

ИмпУльсы опоРной частоты 1оп постУпают на вход делителя б, коэффициент деления которого равен N, далее — на вход делителя 7, коэффициент деления которого равен заданному коэффициенту умножения

K+N . Импульсы с выхода делителя 7, частота следования которых равна тК в течение второго периода 1//у„подаются на счетный вход счетчика 10.

Каждый импульс, поступающий со второго выхода триггера 3 в блок 5 управления, формирует в этом блоке четыре следующих друг за другом сигнала. 11ервый импульс устанавливает в состояние «0» все разряды делителя частоты 7 и регистра 8, второй через блок элементов И 9 переносит обратный код из счетчика 10 в регистр 8, третий устанавливает все разряды счетчика io в состояние «1», а четвертый по окончанию входного импульса устанавливает делители б с переносным коэффициентом деления в состояния «О».

3а один период следования импульсов с выхода триггера 3 на вход счетчика 10 поступает количество импульсов

N,= " — . (2)

<М, —,— K)fy„p

Так как в начале периода импульса умножаемой частоты все разряды счетчика

1О устанавливаются в «1» состояния, то по окончании этого периода в счетчике 10 будет зафиксировано число

/ З 2 (3)

При поступлении следующего импульса с триггера 3 в блоке 5 управления формируется очередная группа из четырех сиг4> налов. При этом в регистр 8 вносится из счетчика 10 число в обратном коде, т. е. в регистре 8 устанавливается число

N,=N — N„ (4) где N=2, т — число разрядов в счетчике 10 в регистре 8 и в счетчике 13.

Число Л4, представляющее собой дополнительный код числа Л, переносится из регистра 8 в счетчик 13. Каждый импульс переполнения счетчика 13 поступает на входы блока элементов И 11 через выходной формирователь 12. Частота следования импульсов на выходе формирователя 12

/оп fonI

55 f âûõ—

iV — Х N — (Ч вЂ” Хв) = (— + К) f,„„= f, + К/,„„. (в)

Таким образом, выражение (5) показывает, что система реализует операцию п5 умножения на заданный коэффициент вход769720

Формула изобретения

Составитель О. Митрофанов

Редактор Б. Федотов Тсхред И. Пенчко Корректор Л. Орлова

Заказ 2251/18 Изд. № 503 Тираж 995 I1одписнос

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ной частоты с одновременным адаптивным увеличение л частоты выходного сигнала на заданную величину. Выходная последовательность при этом характеризуется равномерным распределением.

Устройство для умножения частоты следования периодических импульсов, содержащее делитель опорной частоты с коэффициентом деления, равным коэффициенту умножения, счетчик импульсов опорной частоты, входной и выходной формирователи, запоминающий регистр и блок управления, один из выходов которого подключен к нулевым входам всех разрядов делителя опорной частоты с коэффициентом деления, равным коэффициенту умножения и запоминающего регистра, нулевой выход каждого разряда счетчика импульсов соединен с первыми входами блока элементов И, вторые входы которого подключены ко второму выходу блока управления, а выход — к единичным входам соответствующих разрядов запоминающего регистра, причем третий выход блока управления подключен к единичным входам всех разрядов счетчика импульсов, единичный выход каждого разряда запоминающего регистра соединен с соответствующим входом второго блока элементов И, выходы которого соединены с единичными входами соответствующих разрядов счетчика импульсов опорной частоты, а вторые входы—

5 с выходной шиной выходного формировагеля, вход которого подключен к выходу псследнего разряда счетчика импульсов опорной частоты, отличаю щееся тем, что, с целью расширения функциональных

10 возможностей, введены делитель частоты с переменным коэффициентом деления, счетный вход которого подключен ко входу счетчика импульсов опорной частоты, а выходы — ко входам делителя опорной час15 тоты с коэффициентом деления, равным коэффициенту умножения, триггер, первый выход которого соединен с входом блока правления, а вход — с выходом входного формирователя, и элемент И, первый вход

20 которого соединен со BTopbIM выходом триггера, второй вход — с шиной частоты адаптивного сдвига, а выход — с управляющим входом делителя частоты с переменным коэффициентом деления, нулевые вхо25 ды всех разрядов которого подключены к четвертоvl) выходу блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

30 № 357668, кл. Н 03 К, 5/01, 09.03.71 (прототип) .