Преобразователь двоичного кода в двоично-десятичный

Преобразователь двоичного кода в двоично-десятичный

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнк

Социалистических

Респубики

< >771660 (61) Дополнительное к авт. свкд-ву (22) Заявлено 09.10.78 (21) 2671465/18-24 с присоединением заявки Ж (23) Приоритет

{5l)M. Кл.

G 06 F 5/02

Гааударствввиый квмитвт

СССР

II0 двиам изобретении н открытий

Опубликовано 15.10.80. Бюллетень JA 38

Дата опубликования описания 15 10.80 (53) УДК 681.325 (088.8) В. Г. Максименко, E. M. Бондаренко, А. П. Авдеев и В. Д. Белокрылов (72) Авторы изобретения (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ

Изобретение относится к области автоматикй и цифровой вычислительной техники и может быть использовано при построении двоична-десятичных преобразователей.

Известен преобразователь двоичного кода в десятичный (1), содержащий сдвиговый регистр опроси, регистр двоичного кода, элементы ИЛИ перевода весовых значений разрядов двоичного кода, элементы ИЛИ разрешения формирования десятичных разрядов, ключи, дополнительные

10 регистры сдвига, делитель частоты, декадные счетчики, элементы задержки.

Недостаток этого преобразователя состоит в сложности устройства и низком быстродействии.

fS

Наиболее близким по технической сущности и схемному решению является преобразователь двоичного кода в двоично-десятичный код (2т, содержащий сдвиговый регистр опроса, регистр двоичного кода, шифратор, элементы И первой группы, первые входы которых соединены с соответствующими выходами регистра двоичного кода, вторые входы — с соответствующими выходами сдвигового регистра опроса, а выходы

-элементов И первой группы соединены со вхо- дами шифратора, элементы И второй группы, разделенные на К подгрупп, где К вЂ” число десятичных разрядов выходного кода, группу из

К элементов ИЛИ, К декадных счетчиков, денитель частоты и элемент И, выход которого соединен со входом делителя частоты, первые входы всех элементов И второй группы соединены с соответствующими выходами шифратора, вторые входы i-тых (i = 1 — 4) элементов И всех подгрупп объединены и соедтптены с первым, вторым, третьим выходами делителя частоты и выходом элемента И соответственно,;входы всех элементов И каждой подгруппы соединены со входами соответствующих элементов ИЛИ в . группе элементов ИЛИ, выходы которых соединены со входами. соответствующих декадных счетчиков, первый вход элемента И соединен с четвертым входом делителя частоты, а второй вход — с тактовым входом преобразователя, Выход переполнения делителя частоты соединен со входом сдвигового регистра опроса. Кроме того, преобразователь содержит группу элементов задержки.

771660

Недостаток этого преобразователя состоит в низком быстродействии, связанном с необходимостью задержки работы декадных счетчиков старших десятичных на время формирования переноса декадных счетчиков младших разрядов.

Целью изобретения является повышение быстродействия преобразователя двоичного кода в двоичнО-десятичный.

Для достижения поставленной цели в преобразователь двоичного кода в двоично-десятичный, содержащий сдвиговый регистр опроса, регистр двоичного кода, шифратор,:элементы

И первой группы, первые входы которых соединены с соответствующими выходами регистра двоичного кода, вторые входы — с соответ- !5 ствующими выходами сдвигового регистра опроса, а выходы элементов И первой группы соединены с входами шифратора, элементы И второй группы, разделенные на К подгрупп, где К вЂ” число десятичных разрядов выходного кода, группу из К элементов ИЛИ, К декадных счетчиков, делитель частоты и элемент И, выход которого соединен со входом делителя час- ° тоты, первые входы всех элементов И второй группы соединены с соответствующими выходами шифратора, вторыа входы i-тых (i = 1 — 4)

\ элементов И всех подгрупп объединены и соединены с первым, вторым, третьим вгяходами делителя частоты и выходом элемента И соответственно, выходы всех элементов И каждой подгруппы соединены со входами соответствующих элементов ИЛИ в группа элементов ИЛИ, выходы которых соединены со входами соответствующих декадных:счетчиков, первый вход элемента И соединен с четвертым выходом де. лителя частоты, а второй вход с тактовым входом преобразователя, выход переполнения делителя частоты соединен со входом сдвигового регистра опроса, введены дополнительные разряды сдвигового регистра опроса, дополнитель- 4 ные элементы И в первой группе, элемент ИЛИ и (К вЂ” 1) ключей, первый входы которых соединены с выходом элемента ИЛИ, второй вход

j-го ключа Ц = 1 — (К вЂ” 1)) соединен с выходом j-ro декадного счетчика, а выход j-ro клю- 45 ча соединен со входом (j + 1)-ro элемента ИЛИ группы, выходы дополнительных разрядов сдвигового регистра опроса соединены с первыми входами соответствующих дополнительных элементов И первой группы, вторые входы которых

50 соединены с тактовым входом преобразователя, а выходы дополнительных элементов И первой группы соединены со входами элемента ИЛИ, выход переполнения делителя частоты соединен со входом элемента ИЛИ.

На чертеже представлена блок-схема преобразователя двоичного кода в двоично-десятичный., Преобразователь содержит регистр двоичного кода 1, вход для сигнала "Пуск" 2, сдвиговый регистр опроса 3, элементы И первой группы 4, шифратор 5, элементы. И второй группы 6, подгруппы 7 элементов И второй группы, элементы

ИЛИ 8 группы, декадные счетчики 9, ключи 10, элемент ИЛИ 11, тактовый вход преобразователя !2, элемент И !3, делитель частоты i4, входы записи 15 ключей 10, управляющие входы 16 ключей 10, выходы 17 ключей !О.

В преобразователь исходный двоичный код заносится в регистр двоичного кода 1.

Преобразователь двоичного кода в двоичнодесятичный начинается с приходом импульсного сигнала "Пуск" на вход 2 преобразователя, по которому в сдвиговый регистр опроса 3 записы вается логическая "единица". Далее эта единица" сдвигается каждыми десятыми тактовыми им-, пульсами "ТИ", приходящими с выхода делителя частоты 14 на вход сдвига сдвигового регистра опроса 3.

Сдвиговый регистр опроса 3 последовательно, с периодом в десять тактовых импульсов "ТИ", опрашивает каждый разряд регистра двоичного кода 1 через соответствующие элементы И первой группы 4, выходы которых соединены со входами шифратора 5, построенного из элементов ИЛИ таким образом, что на его выходах появляется эквивалентный опрашиваемому разряду двоичного кода двоично-десятичный код.

Двоично-десятичный код с выходов шифратора 5 поступает потетрадно (2, 2, 2, 2 ) на первые входы элементов И 6 второй группы, выходы которых в соответствии с десятичным весом тетрад О, 1, 2, 3... объединены элементами ИЛИ 8 группы.

На вторые входы элементов И 6, за период в десять тактовых импульсов "ТИ", соответственно с выхода элемента И 13, первого, вто1 ого, и четвертого разрядов делителя частоты 14 поступают серии импульсов 8 — 4 — Я вЂ” 1.

Таким образом, элементы И 6 второй группы совместно с элементом И 13 и делителем частоты 14 позволяют осуществить преобразование потенциального двоично-десятичного кода на выходах шифратора 5 в унитарный (числоимпульсный) код, который с выходов элементов И 6 поступает через соответствующие элементы ИЛИ 8 на входы декадных счетчиков 9 единиц 1, десятков !!, сотен III, тысяч IV и т.д.

Так, двоична-десятичный код 0000 0101

0001 0010 за цикл преобразования преобразуется через элементы И 6 второй группы в серии импульсов 0000 0401 0001 0020, которые объединяются элементами ИЛИ 8 второй группы для соответствующих тетрад и с выхода последних поступают на вход декадных счетчиков

9 соответственно единиц I два импульса, десятков il один импульс, сотен lli пять импульсов, тысяч IV ноль импульсов и т.д.

771660

Номер ключа

Код ДвоичноНомер опроса

Разряд двоично. го кода

Номер ключа

Коррекция Результат десятичный (десятичный с пере-. носом с пере носом эквивалент) после десятичного ТИ

22 1 4

23

2о

13

В процессе поразрядного опроса регистра двоичного кола 1 происходит накопление эквивалентных двоично-десятичных кодов в декадных счетчиках 9. В результате на выходах декадных счетчиков 9 появляются импульсы 5 переполнения (переноса). Для исключения совпадения импульсов переноса с импульсами унитарного кода применяются ключи 10, которые запоминают импульсы переноса, пришедшие на входы 15 записи ключей 10 с соответствующих 10 выходов декадных счетчиков 9 до окончания периода преобразования опрашиваемого разряда регистра двоичного кода 1, Каждый десятичный тактовый импульс "ТИ", поступающий с выхода делителя частоты 14 че- 15 рез элемент ИЛИ 11 на управляющие входы

16 ключей 10, переписывает импульсы переносй с выходов 17 ключей 10 через соответствующие элементы ИЛИ 8 группы, на входы следующих декадных счетчиков 9.

При возникновении сквозного переноса (перенос через два и более декадных счетчиков 9) он запоминается в следующем ключе 10 в промежутке времени между окончанием десятого тактового импульса "ТИ™ настоящего периода преобразования и первым тактовым импульсом следующего периода преобразования. Таким образом, сквозной перенос последовательно проходит (с периодом в.десять тактовых импульсов) электронные ключи 10 в процессе преобра-З зования двоичного кода в двоично-десятичный.

После опроса всех разрядов регистра двоичного кода 1 необходимо осуществить коррекцию полученного результата в декадных счетчиках 9, в которых могут быть не учтены импульсы переносов, находящиеся в ключах 10.

Коррекция результата в декадных счетчиках

9 происходит при последовательном сдвиге ло20 1 0

2 0 0 0 гической "единицы" в дополнительные разряды сдвигового регистра опроса 3 (на чертеже пред. ставлен один дополнительный разряд и соответственно один дополнительный элемент И первой группы, так как число декадных счетчиков 9 меньше десяти) .

Сигнал разрешения коррекции с выхода соответствующего дополнительного разряда регистра опроса 3 поступает на соответствующий дополнительный элемент И первой группы, что позволяет тактовым импульсам "ТИ™ с входа 12 преобразователя через дополнительньш элемент И 4, элемент ИЛИ 11 поступать на управляющие входы 16 ключей 10. Происходит считывание или сдвиг импульсов переноса в ключах 10.

Так как максимальное число сквозных переносов определяется числом декадных счетчиков 9 без единицы (последннй декадный счетгик 9 не генерирует импульс переноса), то для осуществления коррекции результата в декадных счетчиках 9 единиц I, десятков !1, сотен II!, тысяч IV для схемы преобразователя необходимо три дополнительных тактовых импульса

"ТИ". Остальные семь. импульсов "ТИ" являются избыточными.

Элемент ИЛИ 11 позволяет объединить выходы дополнительных элементов И 4 и выход делителя частоты 14 для десятого тактового импульса "ТИ™.

В таблице представлен пример преобразования двоичного кода 1001110001101 в двоично-десятичный 0101 0000 0000 0101. В целях наглядности двоично-десятичный код заменен на десятичный; что не влияет на сущность преобразования. Для коррекции результата в декадных счетчиках 9 достаточно двух импульсов "ТИ".

Остальные восемь импульсов являются избыточными.

8 !!рололжение габлииь1

77!660

2 0

27 1

13

128

141

9 28

256

397

909

512

2!О 0

2г1 0

909

0

0. 909

2 1 4096

4905

14 первый 4005 импульс второй импульс

5005 третий .импульс

S005 десятый 5005 импульс

Цикл преобразования (один разряд двоичного кода) осуществляется эа десять тактовых им-З пульсов "ТИ".

Процесс преобразования двоичного кода в двоично-десятичный заканчивается после прохождения логической "единицы" всех (в том числе и дополнительных) разрядов регистра опроса 3. 4п

Исключение элементов задержки и введение новых элементов i дополнительньгх разрядов сдвигового регистра опроса и i дополнительных элементов И первой группы, элемента ИЛИ и

К вЂ” 1 ключей, а также их связей позволяет при небольших аппаратурных затратах (около 1,5—

2% от общего объема устройства), значительно повысить быстродействие.

Так, например, для приведенного тринадцати разрядного двоичного кода быстродействие увеличивается в шесть раз, для пятнаддатиразрядного двоичного кода быстродействие увеличится в десять раз и т.д. Таким образом чем выше разрядность преобразуемого двоичного кода, тем выше эффективность предложенного технического решения. Это позволит расширить воэможности применения преобразователя в различных цифровых системах автоматики, цифровой техники.

Формула изобретения

Преобразователь двоичного кода в двоичнодесятичный, содержащий сдвиговый регистр ойроса, регистр двоичного кода, шифратор, элементы И первой группы, первые входьг которых соединены с соответствующими выходами регистра двоичного кода, вторые входы — с соответствующими выходами сдвиговогсг регистра опроса, а выходы элементов И первой группы .соединены со входами шифратора, элементы И второй группы, разделенные на К подгрупп, где К вЂ” число десятичных разрядов выходного кода, группу из К элементов ИЛИ, К декадных счетчиков, делитель частоты и элемент И, выход которого соединен со входом делителя частоты, первые входы всех элементов И второй группы соединены с содтветствующими выходами шифратора, вторые входы i-тых (i =

= 1 — 4) элементов И всех подгрупп объединены и соединены с первым, вторым, третьим выходами делителя частоты и выходом элемента И соответственно, выходы всех элементов И каждой подгруппы соединены со входами соответствующих элементов ИЛИ группы, выходы которых соединены со входами соответствующих

9 771660 10 декадных счетчиков, первый вход элемента И ходы дополнительных разрядов сдвигового ре. соединен с четвертым выходом делителя часто- гистра опроса соединены с первыми входами ты, а второй вход с тактовым входом преоб- соответствующих дополнительных элементов И разователя, выход переполнения делителя час- первой группы, вторые входы которых соединетоты соединен со входом сдвигового регист- > ны с тактовым входом преобразователя, а выра опроса, о т л и ч а ю hg и и с я тем, что, ходы дополнительных элементов И лерьой групс целью повышения быстродействия, в него пы соединены со входами элемента ИЛИ, вывведены дополнительные разряды сдвигового ре- ход переполнения делителя частоты соединен гистра опроса, дополнительные элементы И в со входом элемента ИЛИ. первой группе, элемент ИЛИ и (К вЂ” 1) ключей, щ Источники информации, первые входы которых соединены с выходом принятые во внимание при экспертизе элемента ИЛИ, второй вход j-го ключа Ц = 1. Авторское свидетельство, СССР Р 432486, = 1-(К вЂ” 1)) соединен с выходом j-го декад- кл. G 06 F 5/ОО, 1974. ного счетчика,.а выход )-го ключа. соединен со . 2. Авторское свидетельство СССР по заявке входом (j + 1)-го элемента ИЛИ группы, вы- 5 К ?339428!18-24, кл. 6 06 F 5/02, 1976,