Усилитель считывания на кмдп-транзисторах

Усилитель считывания на кмдп-транзисторах

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИС Е

ИЗОБРЕТЕНИЯ (ii) 771716

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 2909,78 (21) 2668722/18-24 (51)М. Кл.З

11 С 7/00 с присоединением заявки М

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 151080 Бюллетень М 38

Дата опубликования описания 181080 (З> УДК 681. 327..67(088.8) В. В. Баранов, Ю. M. Герасимов, A. Н. Кармазинский и 3. П. СавОстьянов (72) Авторы изобретения (71) Заявитель (54 ) УСИЛИТЕПЬ СЧИТЫВАНИЯ HA КМДП-ТРАНЗИСТОРАХ

Изобретение относится к области вычислительной техники и может быть использовано при построении микромощных интегральных запоминающих устройств КМДП-транзисторах.

Известны усилители считывания (13и (2) построенные в виде инверторов или триггеров на КМДП-транзисторах, входы и выходы которых закорачиваются с помощью отдельного транзистора.

Недостатком их является сложность управления и критичность к фазовым соотношениям между управляющими сигналами.

Наиболее близким к данному яв- 15 ляется усилитель считывания,содержащий два нагрузочных р-типа тран-. транзистора и два ключевых и-типа транзистора, соединенных по схеме триггера, два ключевых р-типа тран- 20 эистора, истоки которых подключены к шине питания, а затворы — к первой управляющей шине, и два транзистора сброса и -типа, стоки которых соединены со стоками соответст- 25 вующих ключевых и-типа транзисторов и с выходами усилителя, истоки — с истоками ключевых л-типа транзисторов, а затворы подключены Ко второй управляющей шине, первую и вторую раз 30 рядные шины, совмещенные с выходами усилителя, к которым подключены стоки ключевых р-типа транзисторов (3).

Недостатком этого усилителя является низкие чувствительность и быстродействие, за счет совмещения выходов и разрядных шин, имеющих большую емкостную нагрузку.

Целью изобретения является повы шение чувствительности и быстродействия усилителя считывания.

Поставленная цель достигается тем, что в усилитель считывания н

КМД-транзисторах введены два согласующих р-типа транзистора, истоки которых соединены со стоками соответствующих ключевых р-типа транзисторов, стоки — с истоками соответствующих нагрузочных р-типа транзисторов, а затворы — соответственно с первой и второй разрядными шинами.

На чертеже приведена электрическая схема усилителя, который содержит два ключевых л-типа транзистора 1 и 2, соединяющих .на схеме триггера, два нагрузочных р-типа транзистора 3 и 4, два транзистора сброса л-типа 5 и 6, два ключевых р-типа транзистора 7 и 8, два согласующих р-типа транзистора

9 и 10, первую 11 и вторую 12 управ771716 ляющие шины, первую 13 и вторую разрядные шины 14, прямой 15 и инверсный

16 выходы усилителя, шину питания 17 и шину 18 нулевого потенциала.

Усилитель считывания работает следующим образом. .В исходном состоянии (режим хранения или записи в ЗУ} на обоих управляющих шинах 11 и 12 потенциалы соответствуют логической "1". На первой и второй разрядных шинах 13 и 14 потенциалы устанавливаются одинаковыми и соответствующими логическому

"О", в результате чего транзисторы

3-6, 9 и 10 открыты, транзисторы 1, 2,7 и 8 закрыты. Ва обоих выходах усилителя считывания 15 и 16 потен циалы соответствуют логическому "О" (отсутствию информации).

В режиме считывания, после того как на одной иэ разрядных шин (в зависимости от кода считываемой информации) напряжение, возрастая, превысит некоторую величину (разбаланс усилителя), на управляющие шины 11 и 12 подается потенциал, соответствующий логическому "О",, в результате чего открываются транзисторы 7,8 и закрываются транзисторы

5,6. С этого момента емкости на выходах 15,16 усилителя считывания начинают заряжаться током, протекающим через последовательно соединенные транзисторы 3,9,7 и 4,10,8 соответственно.

Поскольку проводимости транзисторов 9 и 10, модулируемые напряжениями на разрядных шинах 13 и 14, различны то различны и токи заряда емкостей на выходах 15,16 усилителя считывания. После того, как напряжение на одном иэ выходов превысит пороговое напряжение транзисторов и-типа 1,2 наступает регенеративный процесс, обеспечивающий установление триггера усилителя в необходимое состояние (на одном иэ выходов логический "О", на другом — "1"). Для повышения чувствительности и надежности работы усилитель считывания необходимо делать симметричным.

Предлагаемый усилитель считывания может быть подключен как к внешним разрядным шинам интегрального ЗУ(после выборки второй координаты)так и к внутренним разрядным ши1 нам (в столбцах матрицы памяти). В первом случае управляющие шины 11 и .

12 могут быть объединены и на них подается стробируемый управляющий сигнал считывания. Во втором случае транзисторы 7,8 и транзисторы 9„10 ставятся в каждом столбце накопителя, причем стоки соответствующих транзисторов 9,10 всех столбцов объединяются внешними разрядными шинами, к которым подключаются истоки транзисторов 3,4. На первую управляющую шину

11 подается сигнал выборки с дешифратора второй координаты, а на вторую управляющую шину 12 — стробируемый сигнал считывания.

В тех случаях, когда это конструк тивно удобнее, транзисторы 7,8 можно поменять местами с транзисторами

9,10 соответственно. В ряде случаев, если не. накладываются жесткие ограничения на динамическую мощность, © потребляемую в режиме считывания, нагрузочные транзисторы р-типа 3,4 можно иэ схемы исключить.

В предлагаемом усилителе считывания, в отличие от прототипа, разряд.

35 ные шины 13, 14 и выходы 15,16 развязаны, в результате чего в тех случаях, когда емкостные нагрузки на разрядных шинах больше, чем на выходах усилителя (в интегральных

Щ Зу это условие практически всегда выполняется) удается существенно повысить быстродействие и чувствительность усилителя считывания. Выигрыш тем больше, чем больше разница в этих емкостях.

Формула изобретения

Усилитель считывания на КМДП3О транзисторах, содержащий два ключевых л-типа транзистора, соединенных на схеме триггера, и два нагрузочных р-типа транзистора, два ключевых р-типа транзистора, истоки которых подключены к шине питания, а затворы — к первой управляющей шине, и два транзистора сброса п-типа, стоки которых соединены со стоками соответствующих ключевых и-типа транзисторов, и с выходами усилителя, ис о токи — с истоками ключевых И -типа транзисторов и с шиной нулевого потенциала, а затворы подключены ко второй управляющей шине, первую и вторую разрядные шины, о т л и ч а4$ ю шийся тем, что, с целью повышения чувствительности и быстродействия усилителя, в него введены два согласующих р-типа транзистора, истоки которых соединены со стоками

gg соответствующих ключевых р-типа транзисторов, стоки — с истоками соответствующих р-типа транзисторов, а затворы - соответственно с первой и второй разрядными шинами.

Источники информации, принятые во внимание при экспертизе .-1. Заявка Франции 9 2317497, кл. G 11 С 11/40, 1974.

2. TEEE J. of So)ld-State Circuits > v. SC-5, Р 5, 1973.

@ 3. Авторское свидетельство СССР по заявке 9 2501719, кл. G 11 С 7/00, 09.06.77.

771716

Заказ 6706/64 Тираж 662

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

1 l

Составитель IO. Ушаков

Редактор Н. Каменская Техред! Н, Бабурка Корректор Ю. Макаренко