Оперативное запоминающее устройство с самоконтролем

Оперативное запоминающее устройство с самоконтролем

Иллюстрации

Показать все

Реферат

 

Союз Советскик

СОциалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< „771731 (61) Дополнительное к авт. свид-ву (22) Заявлено 270778 (21) 2649838/18-24 с присоединением заявки М2— (23) Приоритет—

Опубликовано 151080. Бюллетень Й938

Дата опубликования описания 25. 10. 80 (51)М. Кл.з

G 11 С 29/00

Государствеииый комитет

СССР по делам изобретеиий и открытий (53) УДК 681. .327(088.8) (72) Авторы изобретения

П.И.Луговцов и A.Â.Ëåíåâè÷ (71) Заявитель (5 4 ) ОПЕРАТИВНОЕ ЗАПОМИНАОЦЕЕ УСТРОЙСТВО

С САМОКОНТРОЛЕМ

Изобретение относится к области запоминающих устройств.

Известны оперативные запоминающие устройства с самоконтролем.

О -;но из известных оперативных запоминающих устройств содержит накопитель, адресные формирователи выборки, разрядные формирователи, усилители чтения, блэк обнаружения ошибок, блоки синхронизации и задания временной диаграммы устройства, адресный счетчик, блок формирования "тяжелого" кода, пульт управления и блок управления поразрядной записью, включающий в себя счетчик обхода адресов, дешифратор выбора разряда и разрядные схемы равнозначности (1) .

Недостатками этого устройства являются малая степень самоконтроля, низкая скорость и недостаточная точность контроля.

Из известных оперативных запоминающих устройств наиболее близким техническим решением к данному изо- бретению является оперативное запоминаюшее устройство с самоконтролем, содержашее накопитель, регистр числа, первый регистр адреса, первый блок ктчтроляи второй блок контро2 ля, формирователь контрольных импульсов, счетчик, первый дешифратор,первый, второй и третий блоки индикацит, первую группу элементов ИЛИ, пер5 вую, вторую и третью группы элементов Vi, блок управления, первый и второй генераторы. одиночных импульсов, первый, второй, третий и четвертый риггеры, элемент ИЛИ, элемент И, 10 блок местного управления, причем входы регистра числа подключены соответственно к выходу первой группы элементов ИЛИ и первому выходу формирователя контрольных импуль15 сов, второй выход которого соединен с первыми входами первой группы элементов ИЛИ, вторые входы которых подключены к выходам второй группы элементов И, выход регистра

20 числа соединен с первыми входами первого блока индикации, накопителя и третьей группы элементсв И, выходы которых подключены к выходу устройства, первый выход первого

25 регистра адреса соединен со вторыми входами накопителя и первого блока индикации и первым входом счетчика, второй выход первого регистра адреса подключен к третьим входам

3О накопителя и первого блока индика 771731 ции, первым входам формирователя контрольных импульсов, второго бло ков контроля и первого блока контроля, второй вход которого соединен с выходом Накопителя, первый вход первого регистра адреса подключен к выходам первой группы элементов

И, первые входы которых соединены с первым входом устройс:ва, второй вход которого подключен х первым входам второй группы элементов И, выход первого генератора одиночных импульсов соединен с первыми входами первого триггера, элемента ИЛИ, второго триг ера, третьего триггера и вторыми входами счетчика и первого регистра адреса, третий вход которого подключен к первому выходу бло.<а управления, вход первого дешифратора соединен с выходом счетчика, а первый выход дешифратора подключен к первому входу элемента И и ко второму вхо; у первого триггера, первый выход которого соединен со вторыми входами первой, второй и третьей групп элементов И, второй выход первого триггера подключен ко входу второго блока индикации, nepBoMv входу блока управления, ETopbIM входом второго блока контроля и 4oð мирователя контрольных импульсов, Выход первого блока контроля.подключен ко второму входу третьего триг.гера и первому входу четвертого триггера, выход которого соединен со вторым входом блока управления и третьим входом формирователя :„.îíòðîëü ных импульсов, выход второго генератора одиночных импульсов подключен ко второму входу элемента ИЛИ, выход которого соедииен со вторым входом четвертого триггера, второй вход второго триггера подключен к выходу элемнета И, второй вход которого соединен с выходом третьего триггера, выход второго триггера. подключен ко входу тгетьего блока индикации, входы блока местного управления подключены соответственна ко вторым выходам первогО дешифратора, первогс триггера и блока управления, а выход блока местного уп авления соединен со вторым входом второго блока контроля, с третьими входами первого блока контроля и блока, управления и четвертым входом формирователя кон. трольных импульсов (2), Недостатком этого устройства является снижение н-дежности и скорости контроля с увеличением числа адресов в накопителе вследствие применения многократного последователь ного обхода адресов при поразрядном контрсле накопителя.

Целью настоящего изобретения является повьиаение быстродействия и надежности устройства. воставленная, цель достигается .тем., что устройство содержит второй регистр адреса третий генератор одиночных импульсов, второй дешифра тор, коммутатор, вторую и третью группы элементов ИЛИ и четвертую и пятую группы элементов И, причем вхОды BToporo регистра адреса пОД ключены соответственно,к выходам первого генератора одиночных импульсов, третьего генератора одиночных импульсов и первой группы элементов

И, а выход Второго регистра адреса оединен с четвертым входом первого блока индикации и входом второго дешифратора, выход которого подключен к первым Входам четвертой и пятой групп элементов И, выходы которых соединены соответственно с первыми входами второй и третьей групп элементов иЛи, вторые Входы четвертой группы элементов И и третьей группы элементoF 4ЛИ подключены к Д первому входу первого триггера, втэvoA вход которого соединен со вторыми входами Второй группы элементов

ИЛИ и пятой группы элементов И, выходы третьей группы элементов. ИЛИ д соединеНы с первым входом ксммутато ра, второй Вход которого подключен к Выходу накопителя, а выход — к третьим входам первой. группы элементов ИЛИ, выходы второй группь: элементов ИЛИ подключены к четвертому входу накопителя.

На чертеже изображена блок-схема предложенного устройства.

Устройство содержит накопитель

1, регистр числа 2, первый регистр адреса 3 и второй регистр адреса 4, выполненные В виде счетчиков, первый блОК контроля 5, формировагель контрольных импульсов б, счетчик

7, дешифратор 8, первый блок инди40 кации 9, первую группу элементов

ИЛИ 10, третий генератор одиночных . импульсов 11, первую группу элементов И 12, блок управления 13, вторую группу элементов И 14, первый генератор одиночных импульсов 15, первый триггер 1б, второй блок индикации 17, второй триггер 18, третий блок индикации 19, третий триггер

20, элемент ИЛИ 21, второй генератор одиночных импульсов 22, четвертый триггер 23, элемент И 24, блок местного управления 25, второй блок контроля 26, третью группу элементов Vi 27, второй дешифратор 28 ч твертую группу элементов И 2Э, вторую группу элементов ИЛИ 30, пятую группу элементов И 31, третью группу элементов ИЛИ 32, коммутатор

33, первый вход устройства 34, второй вход устройчтва 35 и выход устройства 36.

Входы регистра числа 2 подключены соответственно к выходу первой группы элементов ИЛИ 10 и первому выходу формирователя контрольных имд пульсов б, второй выход которого

771731 соединен с первыми входами первой группы элементов ИЛИ 10, вторые входы которых подключены к выходам второй группы элементов И 14, выход регистра числа 2 соединен с первыми входами первого блока индикации

9, .накопителя 1 и третьей группы элементов И 27, выходы которой подключены к выходу устройства 36. Первый выход первого регистра адреса

3 соединен со вторыми входами накопителя 1 и первого блока индикации

9 и первым входом счетчика 7. Второй выход первого регистра адреса

3 подключен к третьим входам накопителя 1 и первого блока индикации

9, первым входам формирователя контрольных импульсов б, первого 5 и второго 26 блоков .контроля, второй вход блока 5 соединен с выходом накопителя. Первый вход первого регистра. адреса 3 подключен к выходам первой группы элементов И 12, первые входы которых соединены с первым входом устройства 34, второй. вход

35 которого подключен к первым входам второй группы элементов H 14.

Выход первого генератора одиночных импульсов 15 соединен с первыми входами первого триггера 16, элемента

ИЛИ 21, второго 18 и третьего 20 триггеров и вторыми входами счетчика 7 и первого регистра адреса 3, третий вход которого подключен к первому выходу блока управления 13.

Вход первого дешифратора 8 соединен с выходом счетчика 7, первый выход дешифратора 8 подключен к первому входу элемента И 24 и ко второму входу первого триггера 16, первый выход которого соединен со вторыми входами первой 12, второй 14 и третьей 27 групп элементов И. Второй выход первого триггера 16 подключен ко входу второго блока индикации

17, первому входу блока управления

13, вторым входам второго блока контроля 26 и формирователя контрольных импульсов б. Выход первого блока контроля 5 подключен ко второму входу третьего триггера 20 и первому входу четвертого триггера 23, выход которого соединен со вторым входом блока управления 13 и третьим входом формирователя контрольных импульсов б. Выход второго генератора одиночных импульсов 22 подключен ко второму входу элемента ИЛИ

21, выход которого соединен со вторым входом четвертого триггера 23.

Второй вход второго .триггера 18 подключен к выходу элемента И 24, второй вход которого соединен с выходом третьего триггера 20, а выход второго триггера 18 подключен ко входу третьего блока индикации 19.

Входы блока местного управления 25 подключены соответственно ко вторым выходам" первого дешифратора 8, пер5

65 вого триггера 16 и блока управления

13, а выход блока местного управления

25 соединен со вторым входом второго блока контроля 26, с третьими входами первого блока контроля 5 и блока управления 13 и с четвертым входом формирователя 6. Входы второго регистра адреса 4 подключены соответственно к выходам первого 15 и третьего 11 генераторов одиночных импульсов и первой группы элементов

И 12, а выход — к четвертому входу первого блока индикации 9 и входам второго дешифратора 28. Выход дешифратора 28 соединен с первыми входами четвертой 29 и пятой 31 групп эле-ментов И, выходы которых соединены соответственно с первыми входами второй 30 и третьей 32 групп элементов ИЛИ. Вторые входы четвертой группы элементов И 29 и третьей группы элементов ИЛИ 32 подключены к первому входу первого триггера 16, второй вход которого соединен со вторыми входами второй группы элементов

ИЛИ 30 и пятой группы элементов И

31. Выходы третьей группы элементов

ИЛИ 32 соединены с первым входом коммутатора 33, второй вход которого подключен к выходу накопителя, а выход — к третьим входам первой группы элементов ИЛИ 10. Выходы второй группы элементв ИЛИ 30 подключены к четвертому входу накопителя 1.

Устройство работает следующим образом.

Для автономного контроля работоспособности оперативного запоминающего устройства отводится отрезок времени, в течение которого формируется контрольный тест (тяжелый код), производится запись этого кода, считывание, проверка правильности . считанной информации и формирование сигнала исправности (или неисправности) оперативного запоминающего устройства.

Накопитель 1 состоит иэ набора отдельных модулей (например, полупроводниковых интегральных микросхем), образующих необходимое число строк и столбцов и соединенных между собой известным способом. Информационные выходы модулей, составляющих один столбец, не имеют соединения между собой.

Генератор одиночных импульсов 15 служит для вызова режима автономного контроля. Сигнал вызова режима автономного контроля формируется либо после подачи на вход устройст- ва питающих напряжений, либо командным путем, либо после нажатия специальной кнопки.

Генератор одиночных импульсов

22 предназначен для повторного пуска автономного контроля после его ( оотанова. Генератор одиночных имульсов 11 служит для построчной

771731 локализации ошибки в числовом тракте во время автономного контроля.

Сигналы этих генераторов могут формироваться либо командным путем, либо после нажатия соответствующей кнопки.

Сигнал вызова автономного контроля, поступающий от генератора 15 (например, после подачи на вход устройства питающих напряжений), устанавливает в нулевое состояние регистры адреса 3 и 4, счетчик 7, 10 триггер 18, триггер 23 и триггер 20 и в единичное состояние триггер 16.

Низкий уровень сигнала с нулевого выхода триггера 16 поступает на соответствующие входы элементов И 12„

14 и 27 и блокирует устройство по входным и выходным цепям от внешних устройств-пользователей. Сигналы с парафазных выходов триггера 16 поступают на первые входы элементов

И 29 и 31 и первые входы элементов

ИЛИ 30 и 32. При этом происходит блокировка дешифратора 28, формирующего сигналы выбора строк, rio входу накопителя 1 и разблокировка этого, дешифратора по входу коммутатЬра 33 с одновременной параллельной коммутацией входных цепей выбора строк накопителя 1 и разкоммутацией входных цепей выбора информации из строк коммутатора 33. Нулевому состоянию 30 счетчика 7 соответствует возбуждение первого выхода дешифратора 8, в результате чего блок. 25 формирует на своем выходе команду "Запись".

Запись тяжелого кода начинается с 35 первой ячейки каждой строки накопителя 1, при этом во все разряды нечетных ячеек строк записываются "0", а во все разряды четных ячеек строк"1". Регистр адреса 3 последователь- 4О но перебирает все адреса одной строки, а формирователь 6, реагируя на состояние младшего разряда регистра адреса 3, формирует на своих выходах в требуемой последовательности сигналы установки в "0" или "1" регистра числа,2. Тяжелый код с регистра числа 2 записывается в накопитель

1. Регистр адреса 3 переключается в очередное состояние в конце каждого обращения к выбранному адресу 50 сигналом, поступающим .на его счетный вход с блока управления 13.

После обхода всех адресов одной строки регистр адреса 3 снова оказывается в нулевом состоянии, а 55 счетчик 7 переключается в очередное состояние, котороь",у соответствует возбуждение второго выхода дешифратора 8, в результате чего блок 25 формирует на своем выходе команду

"Чтение с записью" обратного кода.

Чтение тяжелого кода, записанного при первом обходе адресов Отрок, на- чинается с первой ячейки каждой стро-, ки накопителя 1. Информация с накопителя 1 поступает в блок контроля 65

5, который производит позарядное сравнение информации, поступившей с каждой строки, с эталонным сигналом, который формируется в блоке контроля 5 с учетом состояния младшего разряда регистра адреса 3 и выполняемой команды.

После чтения происходит запись обратного тяжелого кода по выбранному адресу каждой строки, при этом во все разряды нечетных ячеек строк записываются "1", а во все разряды четных ячеек строк — "0".

После вторичного обхода всех адресов одной строки регистр адреса

3 снова оказывается в нулевом состоянии, а счетчик 7 переключается в новое состояние, которому соответствует возбуждение очередного выхода дешифратора 8, в результате чего блок 25 формирует на своем выходе команду "Чтение с записью" нулей.

Чтение обратного тяжелого кода, записанного при втором обходе адресов строк, начинается с первой ячейки каждой строки накопителя 1. При этом информация с накопителя 1 поступает в блок контроля 5.

После чтения происходит запись нулей по выбранному адресу каждой строки, т,.е. во все разряды нечетных и четных ячеек строк записываются "0".

После третьего обхода всех адресов одной строки регистр адреса 3 снова оказывается в нулевом состоянии, при этом происходит полное заполнение счетчика 7. В результате этого возбуждается последний выход дешифратора 8.

Сигнал с последнего выхода дешифратора 8 поступает на нулевой установочный вход триггера 16 и переключает его в нулевое состояние, что приводит к разблокировке устройства по входным и выходным цепям с внешними устройствами-пользователями оперативного запоминающего устройства.

Сигнал с последнего выхода дешифратора 8 поступает также на один из входов элемента И 24. На другой вход этого элемента подается высокий уровень сигнала с нулевого выхода триггера 20 (при отсутствии сбоя в режиме автоконтроля), в результате чего на единичный установочный вход триггера 18 поступает сигнал, который переключает триггер 18 в единичное состояние.

Состояние триггера 16 и триггера 18 отображается соответствующими блоками индикации 17 и 19.

Выше была рассмотрена и описана работа устройства при отсутствии сбоев (ошибок) в контрольной информации,в режиме автономного контроля. В случае выхода из строя ка771731

10 кого-либо элемента числового тракта накопителя 1, ухода его параметров за допустимые пределы и при других неисправностях происходит искажение записанной в накопитель 1 контрольной информации. Ошибка обнаруживается блоком контроля 5. Сигнал ошибки поступает на единичные установочные входы триггеров 20 и 23 и переключает их в единичное состояние. Высокий уровень сигнала с единичного выхода триггера 23 поступает на соответствующие входы блока управления

13 и формирователя 6. Происходит останов автоконтроля, т.е. прекращается формирование временной диаграм«ы блоком управления 13 и формирователем 6. При останове автономного контроля режим чтения в устройстве не прекращается, поэтому считанная информация сохраняется на выходе накопителя 1.

Для определения истинного состава информации, записанной в накопитель

1, служит блок 26.. Для локализации неисправной строки с помощью генератора 11 (например, путем нажатия специальной кнопки) формируются одиночные импульсы, которые поступают на счетный вход регистра адреса 4.

Дешифратор 28, реагируя на состояние регистра адреса 4, формирует на своих выходах сигналы выбора строк, которые через элементы И 31 и элементы ИЛИ 32 поступают на вход ко«".«ута-. тора 33. С выхода коммутатора информация одной строки через элементы

ИЛИ 10 поступает в регистр числа 2.

С помощью блока индикации 9 определяется неисправный адрес, неисправная строка и состав информации в числовом тракте накопителя 1. Сравнивая состояние элементов индикации числового тракта блока 9 и элементов индикации блока 26, определяют неисправные разряды числового тракта.

После локализации неисправного адреса, строки и разряда числового тракта производится переход к контролю следующих адресов. Для этого с помощью генератора 22 (например, путем нажатия специальной кнопки) формируется сигнал повторного пуска автономного контроля, который устанавливает триггер 23 в нулевое состояние, в результате чего блок управления 13 и формирователь 6 возобновляют формирование временной диаграьжы с момента останова, до конца режима автономного контроля или до следующего останова автокон-, троля.

Если в устройстве произошЕл хотя ,бы один сбой, то после окончания режима автономного контроля (т.е. пооле трехкратного обхода адресов) триггер 20 остается в единичном состоянии, в результате чего триггер

18 не переключается в единичное сос тояние, и блок индикации указывает наличие сбоя в устройстве.

Технико-экономические преимущества описываемого устройства заключаются в значительном сокращении времени на обнаружение и локализацию неисправностей в оперативном запомичающем устройстве с самоконтролем за счет отказа от метода поразряд«ого контроля при многократном последовательном обходе адресов накопителя, применяемом в прототипе, и использования метода контроля всеro слова при трехкратном последовательно-параллельном обходе адресов, что, повышает быстродействие и надежность устройства.

Формула изобретения

Оперативное запоминающее устройство с самоконтролем, содержащее накопи ель, регистр числа, первый регистр адреса, первый блок контроля и второй блок контроля, формирователь контрольных импульсов, счетчик, первый дешифратор, первый, второй и третий блоки индикации, первую группу элементов ИЛИ, первую, вторую и третью группы элементов

И, блок управления, первый и второй генераторы одиночных импульсов, перзый, второй, третий и четвертый триггеры, элемент ИЛИ, элемент И, блок ««естного управления, причем входы регистра числа подключены соответствен «о.к выходу первой группы элементов ИЛИ и первому выходу формирователя контрольных импульсов, второй выход которого соединен с первыми входами первой группы элементов ИЛИ, вторые входы которых подключены к выходам второй группы элементов И, выход регистра числа соединен с первьми входами первого блока индикации, накопителя и третьей группы элементов И, выходы которых подключены к выходу устройства, первый выход первого регистра адреса соединен со вторыми входами накопителя и первого блока индикации и первым входом счетчика, второй выход первого регистра адреса подключен к третьим входам накопителя и первого блока индикации, первым входам формирователя контрольных импульсов, второго блока контроля и первого блока контроля, второй вход которого соединен с выходом накопителя, первый вход первого регистра адреса подключен к выходам первой группы элементов И, первые входы которых соединены с первым входом устройства, второй вход которого подключен к первым входам второй группы элементов И, выход первого генератора одиночных импуль771731

12 сов соединен с первыми входами первого триггера, элемента ИЛИ, второго триггера, третьего триггера и вторыми входами счетчика и первого регистра адреса, третий вход которого подключен к первому выходу блока управления, вход первого дешифратора соединен с выходом счетчика, а первый выход дешифратора подключен к первому входу элемента И и ко второму входу первого триггера, первый выход которого соединен со вторыми входами первой, второй и третьей групп элементов И, второй выход первого триггера подключен ко входу второго блока индикации, первому входу блока управления, вторым входам второго блока контроля и формирователя контрольных импульсов, выход первого блока контроля подключен ко второму входу третьего триггера и первому входу четвертого триггера, выход которого соединен со вторым входом блока управления и третьим входом формирователя контрольных импульсов, выход второго генератора одиночных импульсов подключен ко второму вхоцу элемента-ИЛИ, выход которого соединен со вторым входом четвертого триггера, второй вход второго триггера подключен к выходу элемента И, второй вход которого соединен с выходом третьего триггера, выход второго триггера подключен ко входу третьего блока индикации, входы блока местного управления подключены соответственно ко вторым выходам первого дешифратора, первого триггера и блока управления, а выход местного управления соединен со вторым входом второго блока контроля, с третьими входами первого блока контроля и блока управления и четвертым входом формирователя контрольных импульсов, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия и надежности устройства, оно содержит второй регистр адреса, третий генератор одиночных импульсов, второй дешифратор, коммутатор, вторую и третью группы элементов ИЛИ и четвертую и пятую группы элементов И, причем входы второго регистра адреса подключены соответственно к выходам первого генератора одиночных импульсов, тре10 тьего генератора одиночных импульсов и первой группы элементов И, а выход второго регистра адреса соединен с четвертым входом первого блока индикации и входом второго дешифра15 тора, выход которого подключен к первым входам четвертой и пятой групп элементов И, выходы которых соединены соответственно с первыми входами второй и третьей групп элементов

ИЛИ, вторые входы четвертой группы элементов И и третьей группы элементов ИЛИ подключены к первому входу первого триггера, второй вход которого соединен со вторыми входами второй группы элементов ИЛИ и пятой группы элементов И, выходы третьей группы элементов ИЛИ соединены.с первым входом коммутатора, второй вход которого подключен к выходу накопителя, а выход — к треЗО тьим входам первой группы элементов

ИЛИ, выходы второй группы элементов

ИЛИ подключены к четвертому входу накопителя.

35 Источники информации, принятые во внимание при экспертизе

2. Авторское свидетельство СССР

Р 329578, кл. G 11 С 29/00, 1970.

2. Авторское свидетельство СССР по заявке Р 2530307/18-24, кл. G 11 С 29/00, 1977 (прототип).

771731

Составитель .В.Гордонова

Редактор Е.Абрамова ТехредН.Ковалева Корректор Л.Иван.

Заказ 6706/64 Тираж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4 5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4