Выходное устройство

Выходное устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТРРСКОМУ СВИ ИТВЛЬСТВУ

Союз Советских

Социалистических

Республик

<о771874 (61) Дополнительное к авт. свид-ву— (22) Заявлено 10. 01. 78 (21) 2567102/18-21 с присоединением заявки Hо— (23) Приоритет—

Опубликовано 15.1080. Бюллетень N9 38

Дата опубликования описания 151080

<5 >м. к.

Н 03 К 19/00

Государственный комитет

СССР по делам изобретений и открытий (53) 4Ê 821. 374 (088.8) (72) Авторы изобретения

П.Н.Зуб и Е.И.Семенович (71) Заявитель (54) ВЫХОДНОЕ УСТРОИСТВО

Изобретение относится к области электроники и вычислительной техники и может найти широкое применение при построении интегральных схем на ИДНприборах. 5

Известно выходное устройство, содержащее парафазный каскад и инвертор с предварительно заряжающим транзистором и:емкостной положительной обратной связью. Недостатком известно- 10 го устройства является уменьшение напряжения на выходе парафаэного каскада по сравнению с напряжением питания.

Известно выходное устройство, со- 15 держащее парафаэный каскад, инвертор с предварительно заряжающим транзистором, емкостной положительной обратной связью и дополнительный конденсатор с зарядной цепью из двух последо-2О вательно включенных транзисторов, на выходе которого напряжение не отличается от напряжения питания. Недостаток устройства заключается в его узких функциональных воэможностях, по- 25 скольку оно не может надежно работать при произвольном коде входной информации. Так, например, при длительном непрерывном поступлении на вход напряжения логического нуля

l происходит разряд емкости обратной . связи с помощью токов утечки, что приводит к изменению выходного напряжения и, в результате, к искажению информации.

Целью изобретения является расширение функциональных возможностей устройства.

Для достижения поставленной цели в выходное устройство на ИДП вЂ” транзисторах, содержащее включенные между первой шиной питания и общей шиной инвертор, вход которого подключен ко входной шине, и выходной парафаэный каскад, выход которого подключен к выходной шине, дополнительно введены два парафаэных каскада, ИДП-конденсатор, два передаточных транзистора, вторая шина питания и две шины тактовых сигналов, причем сток первого передаточного транзистора подключен ко входной шине, затвор — к первой шине тактовых сигналов и к затвору нагрузочного..транзистора инвертора, а исток — к прямому входу первого парафаэного каскада с емкостной положительной обратной связью, включенного между второй шиной тактовых сигналов и общей шиной, выход инвертора подключен к инверсному

771874 входу первого парафазного каскада, к первой обкладке МДП-конденсатора и к прямому входу второго парафазного каскада, включенного между второй шиной питания и общей шиной, выход второго парафазного каскада подключен к прямому входу выходного парафазного каскада, выход первого парафазного каскада через второй передаточный транзистор подключен к инверсным входам второго и выходного парафазных каскадов, затвор второго передаточного трайзистора подключен ко второй обкладке МДП-конденсатора и ко второй шине тактовых сигналов.

На фиг.1 представлена электрическая принципиальная схема устройства; на фиг.2 — временные диаграммы тактовых сигналов на первой (а) и второй (б) шинах тактовых сигналов.

Инвертор 1 и выходной парафазный каскад 2 включены между первой шиной питания 3 и общей шиной 4, вход инвертора 1 подключен Ко входной шине устройства и через первый передаточный транзистор 6 — к прямому входу первого парафазного каскада 7 с емкостной положительной обратной связью затвор нагрузочного транзистора инвертора 1 подключен к атвору транзистора б и к первой шине 8 тактоных сигналов, выход инвертора 1 подключен к инверсному входу первого парафазного каскада 7, к прямому входу второго парафазного каскада 9, включенного между нторой шиной питания

10 и общей шиной 4, и к первой обкладке МДП-конденсатора 11. Вторая обкладка МДП-конденсатора 11 подключена ко второй шине тактовых сигналов 12 и к затвору второго передаточного транзистора 13, включенного между выходом парафазного каскада 7 и инверсными входами арафазных каскадов 2 и 9. Парафазный каскад 7 включен между шиной 12 и общей шиной 4. Выход парафазного каскада 9 подключЕн к прямому нходу парафазного каскада 2, а выход парафазного каскада 2 — к выходной шине 14.

Устройство работает следующим образом.

Если на входную шину 5 поступает напряжение логического "0", то но время действия тактового сигнала на шине 8 через транзистор 6 на прямой вход парафазного каскада 7 передается напряжение логического "0". В это время с ныхода иннертора 1 на иннерс ный вход парафазного каскада 7, на прямой вход парафазного каскада 9 и на первую обкладку МДП-конденсатора 11 поступает напряжение логической "1". Значение емкости КДП-конден сатора 11 при этом максимальное, так как под его затвором существует канал, служащий второй обкладкой МДПконденсатора. Во время действия тактового сигнала на шине 12 через МДПконденсатор 11 на прямой вход парафазного каскада 9 и инверсный вход парафазного каскада 7 поступает дополнительное напряжение. Поэтому с выхода парафазного каскада 9 на прямой вход выходного парафазного кас-. када 2 поступает напряжение логической единицы, равное напряжению второй шины питания 10. На инверсные входы парафазных каскадов 2 и 9 с выхода парафазного каскада 7 через транзистор 13 поступает напряжение логического "0". В итоге на выходной шине

14 устанавливается напряжение логической "1", равное напряжению первой шины питания 3. Если на входной шине 5 — напряжение логической "1", 15 то но время действия тактового сигнала на шине 8 через передаточный транзистор б на прямой вход парафазного каскада 7 передается напряжение логической "1". В это время с выхода инвертора 1 на прямой вход парафазного каскада 9, на инверсный вход парафазного каскада 7 и на первую обкладку МДП-конденсатора 11 поступает напряжение логического "0".Значение емкости МДП-конденсатора при этом минимальное из-за отсутствия канала под его затвором. Поэтому во время действия тактоного сигнала на шине 1 2 на прямой вход парафазного каскада 9 не передается дополнительное напряжение. В это время на инверсные входы второго 9 и выходного 2 парафазных каскадов через передаточный транзистор 13 с выхода парафазного каскада 7 поступает напряжение логической "1". В результате на прямЬм входе выходного парафазного каскада 2 и на выходной шине 14 устанав40

60 линается напряжение логического "0".

Таким образом, дополнительно введенные в выходное устройство два парафазных каскада, дна передаточных транзистора, МДП-конденсатор, вторая шина питания и две шины тактовых сигналов обеспечивают более широкие функциональные воэможности, а именно, устройство может надежно работать при любом коде входного сигнала.

При этом в нем сохранены высокая нагруэочная способность и малая длительность фронта нарастания выходного напряжения, так как на прямой вход выходного парафазного каскада пере- дается полностью напряжение источника питания. формула изобретения

Выходное устройство на МДП-транзисторах, содержащее включенные между первой шиной питания и общей шиной инвертор, вход которого подключен ко входной шине и выходной парафазный каскад, выход которого подключен к выходной шине, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возмсжностей в него дополнительно введены два.парафазных каскада, МДП-кснденсатор,два

771874

t0 фиг.1 б 0

4>иг.2

Составитель Л.Петрова

Редактор Н.Новожилова Техред Н. Бабурка Корректор В.Бутяга

Заказ 6718/71 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород. Ул.Проектная,4 передаточных транзистора, вторая шина питания и две шины тактовых сигналов, причем сток первого передаточного транзистора подключен к входной шине, затвор — к первой шине тактовых сигналов и к затвору нагрузочного транзистора инвертора, а исток к прямому входу первого парафазного каскада с емкостной положительной обратной связью, включенного между второй шиной тактовых сигналов и общей шиной, выход инвертора подключен к инверсному входу первого парафазного каскада, к первой обкладке

М П-конденсатора и к прямому входу второго парафаэного каскада, включенного между дополнительной шиной питания и-общей шиной, выход второго парафазного каскада подключен к прямому входу выходного парафаэного каскада, выход r-ервого парафаэного каскада через второй передаточный транзистор подключен к инверсным входам второго и выходного парафаэных каскадов, затвор второго передаточного транзистора подключен ко второй обкладке МДП-конденсатора и ко второй шине тактовых сигналов.