Цифровой измеритель для электроннолучевого осциллографа

Иллюстрации

Показать все

Реферат

 

С"

ОПИ АНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (»>773502

К АВТОРСКОМУ СВ ТЕДЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 01.06 77 (21) 2491252/18-21 ($ 1 ) М Кд 3 с присоединением заявки Йо

G 0 R 13/22

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 23108Q Бюллетень Гто 39 (53) УД1(б21. 317.

° 755 (088. 8) Дата опубликования описания 23.1080 (72) Авторы изобретения

A. Н. Гончар-Быш, А. P. Левин и Е. И. Михайлов (71) Заявитель (54 ) ЦИФРОВОЙ ИЗГ1ЕРИТЕЛЬ ДЛЯ ЭЛЕКТРОННОЛУЧЕВОГО .ОСЦИЛЛОГРАФА

Изобретение относится fc электроизмерительной .технике и может быть использовано в электроннолучевых осциллографах.

Известен цифровой измеритель 5 для электроннолучевого осциллографа, содержащий генераторы пилообразного напряжения, селектор, схемы совпадения, компараторы, цифроаналоговый преобразователь, цифровой умно- 1О житель, кодирующий узел и счетчик импульсов Г11.

Недостатком этого устройства является сложность конструкции.

Наиболее близким к изобретению по технической сущности является цифровой измеритель для электроннолучевого осциллографа содержащий источники компенсирующего и опорного напряжений, ключи, триггеры первого 20 и втаррго тактов, интегратор, компаратор, микропроцессор и блок индикации (21.

Недостатком этого устройства яв.ляется пониженная надежность, обус- 25 ловленная наличием микропроцессора, представляющего на практике программируемую ЭВМ, оперирующую с трех-четырехзначными десятичными числами и содержащую тысячи элементов. 30

Цель изобретения — повышение надежности.

Поставленная цель достигается тем, что цифровой измеритель для электроннолучевого осциллографа, содержащий источник компенсирующего напряжения, первый и второй ключи, первые управляющие входы которых соединены с первыми выходами триггеров первого и второго тактов, вход второго ключа с выходом источника опорного напряжения, выходы ключей с входом интегратора, выход которого подключен к входу компаратора, выходом связанного с первым входом триггера второго такта, второй вход кбторого соединен с вторым выходом триггера первого такта, и блока управления, первый выход которого связан с входом триггера первого такта, а второй выход с вторым входом блока индикации, снабжен третьим и четвертым ключами, источником регулируемого напряжения и аналогс>вым сумматором, первый вход которого соединен с выходом источника компенсирующего напряжения, второй вход с выходом источника регулируемого напряжения, а выход с входами первого и второго ключей, вторые управляю773502

>О ЫЪ

T 3о on где U . — напряжение источника 2, оп т. е. T пропорционально выходному напряжению аналогового сумматора 12. 0 Для измерения длительности интервала времени Т при помощи источника 1 компенсирующего напряжения путем воздействия на цепь смещения по оси X происходит совмещение пер 5 вой точки отсчета на изображении исследуемого сигнала с ближайшим узлом координатной сетки на экране ,ЭЛТ. Выходное напряжение аналогового сумматора равно

I 1 ых Комо ™ рот >

U per

Измерение длительности интерва,лов времени. В.исходном состоянии ключи 3, 4, 13, 14 разомкнуты, кон- З5 денсатор интегратора 5 -разряжен ° Из блока 7 управления в блок 11 индикации поступает информация о масштабных коэффициентах разверток. В блоке 7 управления также формируются импульсы запуска триггера 8 первого такта и сигналы управления ключами 3, 4, 13, 14. При измерении длительности интервалов времени ключи 13, 14 все время разомкнуты. Измерение начинается с поступления пер- 45 вого запускающего импульса на вход триггера 8 первого такта, который опрокидывается и возвращается затем в исходное состояние вторым импульсом блока 7 управления, отстоящим от 5О первого на фиксированный интервал времени Т . Триггер 8 замыкает ключ

3 на время То и конденсатор интегратора 5 заряжается от выходного напряжения аналогового сумматора 12 55

0 цы < Фдо напряжения, равного U< =Tel

gab<)gc после возврата триггера 8 в исходное состояние спад его выходного импульса огрокидывает триггер

9 второго такта. Ключ 3 размыкает ся, а ключ 4 замыкается. Начинается 60 разряд конденсатора интегратора 5 от источника 2 опорного напряжения.

Момент разряда конденсатора интегра-. тора 5 до исходного состояния фиксируется компаратором б, выходной 65 щие входы которых подключены к третьему выходу блока управления, четвертый выход которого связан с вторыми управляющими входами третьего и .четвертого ключей, выходы которых соединены с входом интегратора, вход четвертого ключа связан с выходом источника опорного напряжения, первый управляющий вход четвертого ключа с пер— вым выходом триггера первого такта, первый управляющий вход третьего ключа с первым выходом триггера второго такта, второй выход которого подключен к первому входу блока индикации.

На чертеже представлена структурная электрическая схема устройства.

Устройство состоит из источника

1 компенсирующего напряжения, источника 2 опорного напряжения, первого и второго ключей 3, 4, интегратора

5, компаратора б, блока 7 управления, триггера 8 первого такта, триггера 9 второго такта, источника 10 регулируемого напряжения, блока 11 индикации, аналогового сумматора

12, третьего и четвертого ключей

13, 14. Ключи 3, 4, интегратор 5, компаратор б, триггеры 8, 9 и источник 2 опорного напряжения образуют аналого-цифровой преобразователь (AIJII), выполненный по схеме с двухтактным интегрированием.

Устройство работает следующим образом. импульс которого возвращает триггер9 в исходное состояние и размыкает ключ 4. Время разряда равно где U — напряжение на выходе искост точника компенсирующего напряжения 1, напряжение на выходе источника регулируемого напряжения 10.

Напряжение U, преобразуется

AUII 3, 4, 5, б, 8, 9, 2 и индицируется блоком 11. После этого, изменяя напРЯжение U>e<-, добиваютсЯ Равенства показанйй блока 11 индикации нулю, т. е. устанавливают Uper = 0)QpMIl °

Затем изменяя компенсирующее напряжение источника 1, перемещают изображение на экране ЭЛТ до тех пор, пока вторая точка отсчета не совместится с тем же узлом координатной сетки, с которым ранее производилось совмещение первой точки. При этом напряжение на выходе источника

1 равно U „, а на вход АЦП поступает напряжениеЫвыт, U>,<<>м<1 u ???????? ???????????????????????????????? ?????????????????? ???????????????????? ?????????????????? ?????? ?????????????????????? ???????? ???? ???????????? ?????? ???? ???????????? ?????????? ?????????????? ???? ????????????, ??. ??. ???????????????????????? ?????????????????????? ?????????????????? ??????????????. ????????????????????>U» < преобразуется АЦП и индицируется блОКОм 11 °

Измерение частоты следования импульсов.Измерение частоты следования импульсов производится в той же последовательности до тех пор, пока не сформировано напряжение 0 ещ„, пропорциональное длительности периода исследуемого сигнала. При преобразовании этого напряжения сначала замыкается ключ 14 и интегрируется опорное напряжение источника 2.

Конденсатор интегратора заряжается. Затем ключ 13 замыкается и раз,ряд конденсатора производится выходнвва напряжением аналогового сумма773502

0 С 01<р о

Р Р аивь1х дОвь х

Формула изобретения

Составитель н. Лившиц

Редактор O. Колесникова Техред Н.Бабурка

Корректор Н. Бабинец

Подписное.

Заказ. 7493/56 Тираж 1019

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 тора 12. Время разряда, равное пропорциональное частоте следования исследуемого сигнала, индицируется блоком 11. Количество введенных элементов намного меньше количества элементов вычислительной части известного устройства, что позволяет повысить надежность цифрового измерителя. Цифровой измеритель для электроннолучевого осциллографа, содержащий источник компенсирующего напряжения, первый и второй ключи, первые управляющие входы которых соединены с первыми выходами триггеров первого и второго тактов, вход второго ключа с выходом источника опорного напряжения, выходы ключей с входом интегратора выход которого подключен к входу Момпаратора, выходом связанного с первым входом триггера второго такта, второй вход которого соединен с вторым выходом триггера первого такта, и блока управления, первый выход которого связан с входом триггера первого такта, в второй выход с вторым входом блока индикации, о т л и ч а ю шийся тем, что, с целью повышения надежности, он снабжен третьим и четвертым ключами, источником регулируемого напряжения и аналоговым сумматором, первый вход которого соединен с выходом источника Компенсирующего напряжения, второй вход с выходом источника регулируемого напряжения, а выход с входами первого и второго ключей, вторые управляющие входы которых подключены к третьему выходу блока управления, четвертый выход которого связан с вторыми управляющими входами третьего и

1 четвертого ключей, выходы которых соединены с входом интегратора, вход четвертого ключа связан с выходом источника опорного напряжения, первый управляющий вход четвертого ключа щ с первым выходом триггера первого такта, первый управляющий вход третьего ключа с.первым выходом триггера второго такта, второй выход которого подключен к первому входу блока индикации.

Источники информации, принятые во внимание при экспертизе

1. Патент СНА 3.975.684, кл. 324-185, 1976.

2. Осциллограф 1722А фирмы Hew1ettЗ Расkагd Технический журнал фирмы.

1974 (прототип).