Устройство для деления

Устройство для деления

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Совет скмх

Соцмалмстмческмх

Республик (ii) 773618 (6l ) Дополнительное к авт. свил-ву— (22) За я влено- 29.0 1.7 9(21) 2 723809/18-24 (51) М. Кл.

G 06 F 7/39 с присоединением заявки ¹вЂ”

Государственный комитет (23) Приоритет— до делам изобретений и отнрытнй

Опубликовано 23. 10.80 Бюллетень № 39 (53) УДК 681.325 (088.8 ) Дата опубликования описания 26. 10.80 (72) Автор изобретения

А. А. Шостак

Минский радиотехнический институт (7I ) Заявитель (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ!

Изобретение относится к вычислительной технике и может быть пр.именено в быстродействующих арифметических устройствах для выполнения операции деления чисел.

Известно устройство для деления чисел, з содержащее регистры делимого, делителя и частного, сумматор и блок управления (lj.

Недостаток известного устройства— низкое быстродействие, вызванное формированием в каждом цикле одной цифры ча-1О стного, Известно устройство для деления чисел, формирующее в каждом цикле к цифр.

15 частного и содержащее регистры делимого, делителя и частного, блок умножейия, вычитатель, шифратор к цифр частного, регистр адреса, блок памяти, регистры верхнего и нижнего значений,к цифр частного, группы элементов И (2).

Недостаток устройства — низкое быстродействие, вызванное многотактностью цикла формирования к цифр частного (ми2 нимальное число тактов в цикле равно двум, максимальное-(g+1)).

Наиболее близкое по техническому решению к предлагаемому является устройство для деления чисел, содержащее вычитатели, регистры делимого и делителя, сдвиговый регистр частного, блок форми» рования кратных делителя, коммутатор и шифратор цифр частного, причем выходы регистра делимого соединены со входами уменьшаемого первого, второго и третьего вычитателей, входы вычитаемого которых соединены с выходами блока формирования кратных делителя, выходы вычитателей соединены с информационными входами коммутатора, выход которого соединен цепью сдвига в сторону старших ра.зрядов со входом регистра делимого, выходы знаковых разрядов вычитателей соединены с управляющими входами коммутагора и входами шифратора цифр частного, выход которого соединен со входами младших разрядов регистра частного (31. ходы регистра делимого соединены с дополнительными информационными входами коммутатора, выходы первого вычитателя соединены со входами уменьшаемого четвертого и пятого вычитагепей, выходы четвертого и второго вычигатепей соединены соответственно с входами умень— шаемого шестor о и седьмого вычитателей.

На чертеже приведена схема устройства дпя деления.

Устройство содержит вычитатели 1 -7, регистр 8 делимого, регистр 9 делителя, сдвиговый регистр 10 частного, коммутатор 11, шифратор 12 цифр .частного, выходы 13-19 знаковых разрядов вычитателей 1-7.

Испопьзуемые в устройстве вычитатели 1-7 предназначены дпя формирования остатка при соответствующем значении трех цифр частного. Дпя каждого вычитагепя указаны значения трех двоичных цифр частного, значения уменьшаемого, вычитаемого и разности (Х-делимое, Ц -депитепь), Предполагается, что Х и ч — правипьные нормализованные дроби, причем Х<У.

Значения цифр Значение частного . уменьшаемого

Значения разности (остатка) Значения вычитаем ого

Выч ига тель

Х - 1/2

Х вЂ” 1/4 Ч

Х вЂ” 1/8 Ч

Х вЂ” 3/4- Ч

Х вЂ” 5/8- Ч

Х вЂ” 7/8 -Ч

X — 3/8 - Ч

1/2 Y

1/4 ° Y

1/8 Ч

1/4 У

1/8. Ч

1/8 Y ..

1/8 Ч

Ф °

4/8=100

2/8=010

1/8=001

6/8=1 10

5/8=101

7/8=111

3/8=011

Х-1/2 ° Y

Х-1/2 Y

X-1/ 2У-1/4Y

Х-1/4 У равпение выборкой осуществляется под действием сигналов, поступающих на управляющие входы коммутатора с выходов

13-19 знаковых разрядов вычитателей

1-7. Ниже приведено логическое выражение, описывающее работу 1 -го элемента 3 И-8 ИЛИ коммутатора 11 (1 -номер разряда при отсчете со стороны мпад- ших разрядов).

В определенных случаях цепесообразно использовать в устройстве вместо вы- 45 читателей сумматоры. При этом структура усгройсгва останется неизменной, однако необходимо информацию снимать с инверсных выходов регистра 9. делителя, а в качестве входных переносов сумматоров 50 использовать сигнал логической единицы.

С помощью коммутатора ll осуществляется выборка в качестве остатка, либо содержимого регистра 8 делимого (если три цифры частного равны 000), пи- Б бо значения разности одного из семи вы читателей. В каждом разряде коммугатооа используется элемент 3 И-8 ИЛИ. УпК.=В Х чВ B B.vS В В- чВ в s?y

1 О 1 0 О 1 О 0 1 О О ч ць Ъ Ф ч В+В В ч Й В чь" В s И) О О 1 О О Ь 0 1 О О 1

Недостаток устройства — большой объем используемого оборудования.

Цепь изобретения - сокращение аппаратурных затрат за счет исключения из известного устройства той части оборудования, которая используется для формирования сложных кратных делителя.

Поставленная цель достигается тем, что в устройстве, содержащем вычитатепи,,регисгры делимого и делителя, сдвиго- 10 вый регистр частного, коммутатор и шифратор цифр частного, причем, выходы регистра делимого соединены со .входами уменьшаемого первого, второго и третьего вычитателей, выходы вычитатепей соединены с информациониыми входами коммутатора, выходы которого соединены с входами регистра делимого, выходы знаковых разрядов вычитателей соединены с управляющими входами коммутатора и входами шифратора цифр частного, выходы которого соединены со входами к младших разрядов сдвигового регистра частного, выходы регистра делителя соединены со входами вычитаемого вычитатепей, вы25

7736

Устройство для деления, содержащее вычитатели, регистры делимого и делителя, сдвиговый регистр частного, коммутатор и шифратор цифр частного, причем выходы регистра делимого соединены со входами уменьшаемого первого, второго и третьего вычитателей, выходы вычитателей соединены с информационными входами коммутатора, выходы которого соединены с входами регистра делимого, вЫходы знаковых разрядов вычитателей соединены с управляющими входайи коммутатора и входами шифратора цифр частного, выходы которого соединены со входами к младших разрядов сдвигового регистра частного, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, выходы регистра делителя соединены со входами вычитаемого вычитателей, выходы регистра делимого соединены с дополнительными информационными входами коммутатора, выходы первого вычитателя соединены со входами уменьшаемого четвертого и пятого вычитателей

5 где Я вЂ” значение знакового разряда пт о -го вьгчитателя (.это значение равно

О, если разность положительная, в противном случае, оно равно 1); pe зна- чение 1 -ro разряда. let Fo вычйтателя; „. — значение 1-го разряда регистра 8 делимого.

В шифраторе 12 цифр частного формируются три цифры частного Z Z è Z т э путем анализа значений знаковых разря- 10 дов вычитателей 1-7 (Z старшая цифра частного, Z>- младшая цифра частного).

Ниже приведены логические выражения, в соответствии с которыми формируются трH цифры частного 15

z =B B" ч в4 В, Sь 84 ч 6

О О О О О О О

=В В В+Э6 (2.7

Z =В 5 Чв" 57 566943566--57522ч

2 О О О О О О О 0 О чВ в- ь +

Устройство для деления чисел работает следующим образом.

В исходном состоянии в регистре 8 делимого хранится прямой И вЂ” разрядный

Kol1 делимого, в регистр 9 делителя — 3p прямой И вЂ” разрядный код делителя (здесь предполагается, что делимое и делитель правильные нормализованные двоичные дроби ), сдвиговый регистр 10 частного, обнулен.. Все вычитатели 1-7 практиче- 35 ски начинают работать одновременно и формируют на своих выходах разности в соответствии с выражениями, приведенными в таблице. По истечении времени, равном примерно времени вычитания И-раз- 40 рядных чисел, коммутатор 11 в качестве очередного остатка выбирает результат в соответствии с выражением (1 ), Ф который записывается со сдвигом на три разряда в сторону старших разрядов в ре- 45 гистр 8 делимого. Одновременно с этим шифратором 12 цифр частного формируются три цифры Частного Z4, 2.2 и Zy в соответствии с выражениями (2)-(4), значения кОторых заПисываются соответствующим образом в три младших разряда регистра 10 частного, после чего в нем осуществляется однотактный сдвиг на три разряда в сторону старших разрядов.

На этом цикл определения трех цифр част-55 ного заканчивается и далее повторяется аналогичным образом. После выполнения и/з циклов в сдвиговом регистре 10 частного сформируется И вЂ” разрядное часстное, Рассмотренный вариант. предлагаемого устройства для деления чисел не является единственным. Возможны и другие его варианты, позволяющие получить тот же положительный эффект. Например, вход уменьшаемого шестого вычитателя 6 можно соединить с выходом первого вычитателя 1, а вход вычитаемого с выходом седьмого вычитателя 7 . Однако в нем используются только простые кратные делители, получаемые непосредственно с выходов регистра делителя, причем вычитатели, формирующие все остатки при

-1 возможных значениях к цифр частно к го, соединяются таким образом, чтобы вычислительные процессы в них проходили по возможности параллельно. При значениях К) Ъ увеличиваются возможности распараллеливания вычислительных процессов в вычитателях, что надо учитывать, разрабатывая систему соединений между вычитателями.

Технико-экономические преимущества предлагаемого устройства состоят в сокращении объема используемого оборудования примерно на 30%. при том же быстродействии, что позволяет снизить стоимость, вес, габариты и потребляемую мощность, а также увеличить надежность известного устройства.

Формула изобретения

7736 1 выходы четвертого и второго вычитателей соединены соответственно с входами умень-, шаемого шестого и седьмого вычитателей, Источники информации

1 5 принятые во внимание при экспертизе

8. К Рцев М. А. Арифметика цифро1 вых машин. М., "Наука", 1969, с. 494.

2. Патент США No. 3234367, кл. 235-156, опублик, 1966.

3. Патент США No. 3293418, кл. 235-156, опублик. 1966 (прототип).

Составитель Г, Ппешев

Редактор В. Еремеева Техред Н.Ковалева Корректор В. Бутяга

Заказ 4437 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4