Процессор с микропрограммным управлением и динамическим ветвлением

Процессор с микропрограммным управлением и динамическим ветвлением

Иллюстрации

Показать все

Реферат

 

1 р "дОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социапистических

Республик

1 (ii)773624

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (51)М. Кл

G 06 F 15/00 (22) Заявлено 140279 (21) 2726623/18-24 с присоединением заявки Мо

Государственный комитет

СССР но делам иэобретений и открытий (23) Приоритет

Опубликовано 2310.80. Бюллетень ¹

Дата опубликования описания 02. 11. 80

f53) УДК 681. . 14 (088. 8) (72) Авторы изобретения

A.Н.Петушков, A.Ï.Êoíäðàòüåâ, А.A.Åëèñååâ и Д.Б.Жаворонков (71) За яв ител ь (54 ) ПРОЦЕССОР С МИКРОПРОГРАММНЫМ УПРАВЛЕНИЕМ

И ДИНАМИЧЕСКИМ ВЕТВЛЕНИЕМ

Изобретение относится к вычислительной технике и может быть использовано в ЭВМ и вычислительных устройствах цифровой автоматики для цифровой обработки данных. 5

Известно устройство с микропрограммным:управлением, в котором в каждой микрокоманде для адресации выделяется некоторое поле. Для получения адреса следующей микроко- 10 манды над этим полем и признаками состояния устройства производится логическая обработка (11.

Однако, данному устройству присуще относительно низкое быстродей- 15 ствие, снижение которого происходит из-за того, что адрес выдается в управляющую память с задержкой, равной времени логической обработки адресного поля и признаков состоя- 2О ния.

Наиболее близким техническим решением к предложенному является процессор с микропрограммным управлением, содержащий управляющую память, 25 состоящую иэ и сегментов, узел форми,рования старшего адреса, регистр микрокоманд, состоящий из первой, второй и третей групп разрядов, узел выработки микроопераций, операцион- Зр

2 ное устройство, блок обработки статических признаков, причем выход узла формирования старшего адреса соединен с первым адресным входом каждого сегмента управляющей памяти, выход которых соединен с информационным входом регистра микрокоманд, выход первой группы разрядов регистра микрокоманд соединен со входом узла выработки микрооперации, выход которого соединен со входом операционного устройства, выход второй группы разрядов регистра микрокоманд соединен со входом узла формирования старшего адреса, а выход третьей группы разрядов регистра микрокоманд соединен с первым входом блока обработки статических признаков, ко второму входу которого подключен первый выход операционного устройства (2).

Недостатком устройства является низкое быстродействие работы при выполнении условного ветвления по текущим признакам состояния устройства.

Цель изобретения — повышение быстродействия устройства.

Цель достигается тем, что в .известное устройство, содержащее управ773624 ляющую память, состоящую из и блоков

- памяти, блок формирования старшего адреса, регистр микрокоманды, блок микропрограммного управления, сперационный блок, блок обработки статических признаков, причем выходы блоков памяти соединены с входом регистра микрокоманды, первый выход которого соединен со входом блока микропрограммного управления, выход которого соединен со входом опе- @ рационного блока, первый выход которого соединен с первым. входом блока обработки статических признаков, первые входы блоков памяти соединены с выходом блока формирования старшего адреса, вход которого соединен со вторым выходом регистра микрокоманд, третий выход которого соединен со вторым входом блока обработки статических признаков, введены группы из и коммутаторов, 20 блок обработкй динамических признаков, содержащий m коммутаторов (а=

=log

На чертеже изображена блок-схема процессора. управляющая память 1 служит для 40 хранения рабочих микрокоманд и содержит и блоков 2 памяти, при этом микрокоманды распределяются B управляющей памяти 1 соответственно в воз.растающем,порядке по и блокам 2, 45 управляющей памяти 1 так, что m млад-, ших адресных разрядов управлякщей памяти 1 определяют номер блока 2 памяти, где 2 =n.

Блок 3 формирования старшего адреса служит для формирования старших адресных разрядов управляющей памяти 1. Регистр 6 микрокоманд служит для хранения микрокоманды, считываемой из управляющей памяти 1 в рабочем такте, и содержнт первую

7, вторую 8, третью 9, четвертую 10 и пятую 11 группы разрядов, хранящих соответствующие поля микрокоманды. При этом, первая группа 7 разрядов служит для хранения операци- д) онного поля микрокоманды, управляющего блоком 12 микропрограммного управления; вторая группа 8 разрядов служит для хранения адресного, поля микрокоманды, используемого 65 блоком 14 обработки статических признаков для Формирования номера блока 2 памяти в управляющей памяти 1; четвертая группа разрядов 10 служит для хранения поля микрокоманды, используемого блоком 15 обработки динамических признаков для формирования номера блока памяти 2 в управляющей памяти 1; пятая группа разрядов 11 служит для хранения поля микрокоманды, управляющего группой

4 коммутаторов, блок 12 микропрограммного управления служйт для выработки микроопераций, управляющих работой операционного блока 13, выполняющего обработку данных в процессоре.

Блок обработки статических признаков служит для Формирования номера блока 2 памяти в управляющей памяти 1 по результатам логической обработки статических признаков состояния операционного блоха 13, т.е. признаков, сформированных в предыдущих микрокомандах и заполненных в соответствующих регистрах состояния, а также данных поля микрокоманды, хранящегося в третьей группе разрядов 9 регистра 6 микрокоманд.

Блок 15 обработки динамических признаков служит для формирования номера блока 2 памяти в управляющей памяти 1 по результату логической обработки динамических признаков состояния операционного блока 13, т.е. признаков, сформированных в текущей микрокоманде и не требующих запоминания в регистре состояния, так как условное ветвление по ним выполняется в текущей микрокоманде. Группа 4 коммутаторов служит для выбора номера бЛока 2 управляющей памяти 1 из номеров, сформированных блоком 14 обработки статических признаков и блоком 15 обработки динамических признаков.

В начале каждого рабочего такта на первый адресный вход каждого из и блоков 2 управляющей памяти 1 ггоступают старшие адресные раэрядыо управляющей памяти 1, сформированные блоком 3 формирования старшего адреса. Таким образом выполняется одновременное считывание группы из и микрокоманд иэ и блоков 2 управляющей памяти 1.

Для формирования старшего адреса, блок 3 формирования старшего адреса использует данные адресного поля текущей микрокоманды, заносимые во вторую группу 8 разрядов регистра

6 микрокоманд, а также используются данные из других источников (например с пульта управления, фиксированный адрес прерываний и пр.).

Параллельно с чтением группы микрокоманд по старшему адресу из управляющей памяти 1, операционное поле текущей микрокоманды, хранящееся

773624 в первой группе 7 разрядов регистра б микрокоманд выдается в блок микропрограммного управления, который формирует микрооперации, управлякщие работой операционного блока

13. В процессе работы операционного блока 13 формируются признаки, отражающие различные состоящие уст ройства. Эти признаки подразделяются на статические и динамические.

В динамические признаки включаются такие признаки, по которым требуется выполнять условное ветвление в текущей микрокоманде. В следующих микрокомандах эти признаки не используются и поэтому они не требуют запоминания в регистре состояния, и 15 стоят только в течение текущего рабочего такта.

В статические признаки включаются все признаки, по которым условное ветвление будет выполняться в 20 следующих микрокомандах, поэтому их требуется запоминать в регистре состояния. Статические признаки, запомненные в регистре состояния предыдущими микрокомандами, поступают в начале рабочего такта в блок 14 обработки статических признаков, который используя управляющую информацию, а также данные, поступающие из третьей группы 9 разрядов регистра 6 микрокоманды, выполняет 30 их логическую обработку. По результату этой логической обрабстки, блок

14 обработки статических признаков в конце рабочего такта формирует номер блока 2 управляющей памяти 1 35 в унитарном коде, т.е. возбуждая одну из и выходных шин, соответствующих этому номеру. Сигнал с этой возбужденной шины проходит соответствующий коммутатор 5 группы 4 ком- 4О мутаторов и поступает на адресный вход "Разрешения считывания" также соответствующего блока 2 управляющей памяти 1, открывая его и пропуская на выход управляющей памяти 1 микрокоманду этого блока 2, чтение которой началось s начале рабочего такта одновременно с чтением параллельной группы микрокоманд во всех остальных блоках 2 управляющей памяти 1.

С выхода управляющей памяти 1 прочи- И танная микрокоманда заносится в регистр б микрокоманд. Так как блок

14 обработки статических признаков начинает работу в начале рабочего такта, номер блока 2 управляющей памя- 55 ти 1 требуется сформировать только к концу рабочего такта, то допустимы сложные цепи логической обработки статических признаков в этом блоке.

При необходимости выполнить усло- О нное ветвление в текущей микрокоманде по динамическим признакам, эти признаки из операционного блока 13 поступают в блок 15 обработки динамических признаков, который без логической обработки формирует прямо по ним номер блока 2 управляющей памяти 1 в унитарном коде, т.е. возбуждая одну из и выходных шин, соответствующих этому номеру. Сигнал с этой возбужденной шины проходит соответствукщий коммутатор группы

4 коммутатора и поступает на адресный вход "Разрешения считывания" также соответствующего блока 2 управляющей памяти 1, открывая его.и пропуская на выход управляющей паMHTH 1 микрокоманду, считываемую из этого блока 2. Блок 15 обработки динамических признаков работает под управлением .специального поля микрокоманды, хранящегося в четвертой группе 10 разрядов регистра б микрокоманд, которое указывает по каким динамическим признакам необходимо выполнить условное ветвление в текущей микрокоманде. Так как блок

15 обработки динамических признаков не выполняет логической обработки признаков, а прямо по ним формирует номер блока 2 управляющей памяти 1, то условное ветвление в текущей микрокоманде можно выполнять как по динамическим признакам, возникающим в начале текущего рабочего такта, так и практически в его конце.

Группа 4 коммутаторов управляется специальным полем микрокоманды, хранящемся в пятой группе 11 разрядов регистра б микрокоманд, которое указывает, что на адресный вход "Разрешения считывания" блоков 2 управляющей памяти 1 необходимо пропустить номер блока 2, сформированный или блоком 14 обработки статических признаков или блоком 15 обработки динамических признаков °

Изобретение обеспечивает повышение быстродействия устройства.

Формула изобретения

Процессор с микропрограммным управлением и динамическим ветвлением, содержащий управляющую память, состоящую из и блоков памяти, блок формирования старшего адреса, регистр микрокоманды, блок микропрограммного управления, операционный блок, блок обработки статических признаков, причем выходы блоков памяти соединены с входом регистра микрокоманды, первый выход которого соединен со входом блока микропрограммного управления, выход которого соединен со входом операционного блока, первый выход которого соединен с операционным блоком, первый выход которого соединен с первым входом блока обработки статических признаков, первые входы блоков памяти соединены с выходом блока

773624

Составитель В.Зинин

Редактор Е.Лушникова Техред А.дч ., Корректор M.Øàðîøè

Заказ 7506/62 .Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная„ 4,формирования старшего адреса, вход которого соединен со вторым выходом регистра микрокоманд, третий выход которого соединен со вторым входом блока обработки статических признаков, отличающийся тем, что, с целью повышения быстродействия устройства в него введены группа из и коммутаторов, блох обработки динамических признаков, содержаший m коммутаторов (m=Iog n) и дешифратор, причем выходы блока обработки статических признаков соединены с первыми входами коммутаторов группы, вторые входы которых соединены с выходами дешифратора, третьи входы коммутаторов группы соединены с четвертым выходом регнст ра микрокоманды, выходы коммутаторов группы соединены со вторыми входами блоков памяти, пятый выход регистра микрокоманды соединен с первыми входами коммутаторов, вторые входы которых соединены со вторым выходом операционного блока, выхо ды коммутаторов соединены со входами дешифратора.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р 3900835, кл. 340-172.5, 1975.

2. Патент ФРГ 9 3536622, кл. 42 m 9/16, 1976.