Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

О П Е

ИЗОБРЕТЕНИЯ

< 773723

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт. саид-ву (22) Заявлено 0 . 0 2. 79 (2! ) 2720915/18-24 (51)М. Кл.з

G 11 C.11/00 с присоединением заявки МГосударственный комитет

СССР но делам изобретений и открытн и (23) Приоритет

Опубликовано 231080. Бюллетень М 39

Дата опубликования описания 25. 10. 80 (53) УДК 681 327 (088.8) А. И. Савельев, А. Д. Жучков, В. И. Косов и Л. И. Косов (72) Авторы изобретения (7!) Заявитель (54) ЗАПОМИНИО!цЕЕ УСТРОЙСТВО

Изобретение относится к запоминакщим устройствам.

Известно запоминакицее устройствс содержащее генератор, выход которого соединен с первичной обмоткой трансформатора, вторичная обмотка которого одним концом через диод подключена к базе транзистора, а другим концом к эмиттеру транзистора, между базой и эмиттером которого включен резистор (1j.

Недостатком этого устройстна явля ется ненадежность его работы в условиях интенсивных помех, действующих по цепи питания.

Наиболее близким по технической сущности к предлагаемому является запоминающее устройство, содержащее накопитель, формирователи разрядных токов, дешифратор адреса, формирователи адресных токов, регистр числа и усилители воспроизведения, причем выходы дешифратора адреса подключены ко входам формирователей адресных токов, выходы усилителей воспроизведения соединены со входами регистра числа, выходы которого подключены ко входам формирователей разрядных токов, выходы ко.торых и выходы формирователей адресных токов соединены с соответствующими входами накопителя (2) .

Недостатком этого устройства является ненозможность полного подав5 ления квазидетерминированных синфазных и дифференциальных, а также случайных помех, что снижает надежность устройства.

Цель изобретения — повышение !

О надежности устройства за счет увеличения его помехозащищенности.

Поставленная цель достигается тем, что устройство содержит эле-!

5 менты задержки, дне группы элементон ИЛИ, генератор импульсов, эталонный запоминающий элемент и корреляторы, причем входы элементов задержки подключены к выходам де2О шифратора адреса, а выходы — ко входам элементов ИЛИ первой группы, входы элементов ИЛИ второй группы соединены с выходами элементов первой группы, а выходы — со входом re25 нератора импульсон, выход которого подключен ко входу эталонного запоминающего элемента, одни входы корреляторов подключены к выходу эталонного запоминающего элемента, 30 другие входы — к выходам накопите773723 ля, а выходы — ко входам усилителей воспроизведения.

На чертеже изображена блок-схема устройства.

Устройство содержит накопитель 1; формирователи разрядных токов 2,, формирователи адресных токов 3, регистр числа 4, дешифратор адреса 5, .элементы 6 задержки, первую 7,1 и вторую 7.2 группы элементов ИЛИ, генератор импульсов 8, эталонный запоминающий элемент 9, корреляторы 10 и усилители воспроизведения 11.

Выходы дешифратора адреса 5 подключены ко входам формирователей адресных токов 3. Выходы усилителей воспроизведения 11 соединены со входами регистра числа 4, выходы которого подключены ко входам Формирователей разрядных токов 2. Выходы Формирователей разрядных токов 2 и формирователей адресных токов 3 соединены с соответствующими входами накопителя 1. Входы элементов б задержки подключены к выходам дешифратора адреса 5, а выходы — ко входам элементов ИЛИ первой группы

7,1. Входы элементов ИЛИ второй группы 7.2 соединены с выходами элементов ИЛИ первой группы 7.1, а выходы — со входом генератора импульсов

8, выход которого подключен ко входу эталонного запоминающего элемента 9.

Одни входы корреляторов 10 соединены с выходом эталонного запоминаю щего элемента 9, другие входы — с выходами накопителя 1, а выходы— со входами усилителей воспроизведения 11.

Устройство работает следующим образом.

При считывании числа по сигналу с дешифратора адреса 5 срабатывает соответствующий формирователь адресных токов 3 и сигналы чтения вместе с помехами поступают по разрядно-считывающим линиям на выход накопителя 1. Причем сигналы чтения, соответствующие коду числа, из-за задержки в разрядно-считывающих линиях накопителя 1 появляются на выходе накопителя 1 в разное время относительно момента времени считывания в зависимости от адреса числа. По тому же сигналу с дешифратора адреса 5 запускается соответству ющий элемент 6 задержки, задержка сигнала в которой равна задержке сиги лов чтения по этому адресу в накопителе 1. Сигнал с элемента задержки 6 поступает на вход элементов ИЙЦ 7.1. С выхода элемента

ИЛИ 7.2 сигнал поступает на вход генератОра импульсов 8 и запускает его. Сигнал считывания с генерато° ра импульсов 8 подается на эталон ный запоминающий элемент 9, с выхода которого эталонный сигнал подается на входы корреляторов 10, на другие входы которых в это же время поступают сигналы чтения с выходов накопителя 1. С выходов корреляторов 10 .сигналы о воспроизведении поступают поразрядно на соответствующие усилители воспроизведения 11 и после усиления подаются на входы регистра числа 4.

Инйомарционная надежность и помехозащищенность в предлагаемом за g поминающем устройстве повышена, во-первых, за счет органиэации коррелирования сигналов чтения, смешанных с помехами, с эталонным сигналом,лишенным помех,так как эталонный элемент 9 не связан с накопителем 1 ни по разрядным, ни по адресным линиям, а во-вторых, за счет того, что сигналы приходят на входы корреляторов 10 в одно и то же время, независимо от адреса числа (за® держка этих сигналов относительно друг друга в случае необходимости для корреляции может быть введена путем изменения параметров элементов б задержки). Элементы б задерж25 ки обеспечивают синхронное поступление сигнала чтения, смешанного с помехой, и эталонного сигнала или обеспечивают наперед заданное смещение (постоянное) вне зависимости

Зр от изменения адреса числа.

Технико-экономическое преимущество предложенйого устройства заключается в том, что воспроизведение. считанной из накопителя информации близко к оптимальному вследствие применения эталонного запоминающего элемента и корреляторов, за счет чего улучшена помехозащищенность, т.е. повышена надежность устройства.

Формула изобретения

Запоминающее устройство, содержащее накопитель, формирователи разрядных токов, дешифратор адреса, фор- мирователи адресных токов, регистр числа и усилители воспроизведения, причем выходы дешифратора адреса подключены ко входам формирователей адресных токов, выходы усилителей воспроизведения соединены со входами регистра числа, выходы которого подключены ко входам формирова-. телей адресных токов соединены с соответствующими входами накопителя,, о т л и ч а ю щ е е с я тем,. что, с целью повышения надежности устрой— ства, оно содержит элементы задержки, две группы элементов ИЛИ, гене® ратор импульсов, эталонный запоминающий элемент и корреляторы, при= чем входы элеьц нтов задержки подклю-, чены к выходам дешифратора адреса, а выходы - ко входам элементов ИЛИ.

g5 первой группы, входы элементов ИЛИ

773723

СоСтавитель Т.Зайцева

Редактор E.Ëóøíèêoâà Техред й, Бабинец Корректор М. Пожо

Заказ 7516/68 Тираж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 второй группы соединены с выходами элементов первой группы, а выходы— со входом генератора импульсов, выход которого подключен ко входу эталонного запоминакщего элемента, одни входы корреляторов подключены к выходу эталонного запоминающего элемента, другие входы - к выходам накопителя, а выходы — ко входам усилителей воспроизведенйя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 448479, кл. G 11 С 7/00, 1972.

2. Хранение информации э кибернетических устройствах. Под ред.

Л. П. Крайзмера, М., "Советское радио", 1969, 306 (прототип).