Запоминающее устройство типа 2д с неразрушающим считыванием информации на многоотверстных ферритовых элементах

Запоминающее устройство типа 2д с неразрушающим считыванием информации на многоотверстных ферритовых элементах

Иллюстрации

Показать все

Реферат

 

Союз Советскин

Социалистические

Республик

ОП МЧАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (1 1)77373 ) (6l ) Дополнительное к авт. свид-ву (22) Заявлено 12.04.79 (21) 2751954/18-24

3 (51 ) М. Кд.

611 С 17/00

Gll с 11/08 с прнсоедннением заявки ¹

Геаударстевнный камнтет

f23) Приоритет—

Опубликовано 23. 10.80 Бюллетень ¹ 39 ао делам нзвбретеннй н втврытнй (53) УДК 681. . 327. 66. (088.8) Дата опубликования описания 02.11 80 (72) . Авторы изобретения

И. В. Гольдберг, В. С. Кулакова, Н. С. Ежо и Я -44 Будовский

f ь

Ф"." ф/е т

=-.Ъ» .e (?1) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ТИПА 2Д С НЕРАЗРУШАЮШИМ

СЧИТЫВАНИЕМ ИНФОРМАЦИИ НА МНОГООЧ ВЕРСТНЫХ

ФЕРРИТОВЫХ ЭЛЕМЕНТАХ Изобретение относится к вычислительной технике и может быть использовано при построении устройств хранения дискретной информации с неразрушающим счи тыванием.

Известно ЗУ типа 2Д с неразрушающим считыванием информации на многоотверстных ферритовых элементах (МЭФ), содер жащее накопитель, формирователи токов записи и считывания, генераторы импулье-: сов и логические элементы (11.

Недостатком этого ЗУ является невысокая надежность.

Наиболее близким по технической сущности к изобретению является ЗУ.типа 2ll g с неразрушающим считыванием информации на МФЭ, которое содержит накопитель, первый вход которого соединен с выходом формирователя разрядных токов записи, второй вход — с выходом формирователя эв адресных токов -записи, а третий вход— с выходом формирователя адресных токов считыванчя, первый вход которого соединен ,с выходом дешифратора адреса, а второйс выходом первого элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами первого и второго элементов И, третий элемент И, выход которого соединен со вторым входом формирователя адресных токов записи, первый вход которого подключен к выходу дешифратора адреса, генератор импульсов, подключенный к первым входам первого и четвертого элементов И, счетчик тактов, вход которого соединен с выходом четвертого элемента И и с первыми входами второго и третьего элементов И, а первый, второй и третий выходы, подключены соответственно, ко вторым входам второго и третьего элемента И и входу дешифратора тактов, пятый„шестой и седьмой элементы И, второй элемент ИЛ И P) .

Недостатком такого устройства является большое время цикла записи,так, как, в цикле записи производится воздействие на ферритовые элементы адресным током считывания последовательно по всем адресам массива накопителя, 7737 охваченного одной разрядной шиной за15

40 писи.

Цель изобретения — повышение быстродействия известного ЗУ типа 2Л с неразрушаюшим считыванием информа5 ции на МФЭ.

Поставленная цель достигается тем, что устройство содержит третий элемент

ИЛИ, восьмой элемент И, элемент НЕ, ключ и блок накопителей энергии, первый выход дешифратора тактов подключен к управляющему входу ключа, выход которого подключен к первому входу формирователя разрядных токов записи и блоку накопителей энергии, а второй и третий выходы дешифратора тактов подключены к первым входам пятого, восьмого и шестого, седьмого эле ментов И соответственно, вторые входы шестого и восьмогс элементов И подключены к выходу элемента НЕ, вход которого соединен со вторыми входами . пятого и седьмого элементов И, выходы пятого и шестого элементов И подключены соответственно к первому и второму входам второго элем ента ИЛИ, выход которого соединен со вторым входом формирователя разрядных токов, третий вход которого подключен к выходу третьего элемента ИЛИ, а первый и второй входы третьего элемента

ИЛИ подключены к выходам седьмого и восьмого элементов И соответственно.

На чертеже изображена блок-схема предлагаемого ЗУ.

Устройство содержит накопитель 1, выходные числовые шины,2, формирователь 3 разрядных токов записи, формирователь 4 адресных токов считывания и формирователь 5 адресных токов записи, первый элемент И 6, управляющую шину "Считывание 7, первый элемент

ИЛИ 8, дешифратор 9 адреса, входные адресные шины 10, генератор 11 импульсов, четвертый элемент И 12, управляюшую шину Запись" 13, второй элемент 45

И 14, третий элемент И 15, счетчик 16 тактов, дешифратор 17 тактов, ключ 18, блок 19 накопителей энергии (например, конденсатор), элемент НЕ 20, входные - числовые шины 21, пятый 22, шестой 23, 5О седьмой 24 и восьмой 25 элементы И, второй 26 и третий 27 элементы ИЛИ.

Работа устройства происходит следующим образом.

В режиме считывания информации при наличии на управляюшей шине Считывание" 7 разрешающего потенциала синхроимпульс с генератора 11 импульсов чепез

31 первый элемент И 6 и первый элемент

ИЛИ 8 поступает на вход формирователя

4 адресных токов считывания, выбранного дешифратора 9 адреса, в соответствии с кодом адреса на шинах адреса 10. В результате, по избранной координате накопителя 1 протекает ток считывания; и на выходных числовых шинах 2 вырабатывается код считанного числа.

В режиме записи информации на управляюшей шине "Запись" 13 имеется разрешаюший потенциал и синхроимпульс с генератора 11 поступает через четвертый элемент И 12 на вход счетчика 26 тактов, второй 14 и третий 15 элементы И. Вторые входывторого 14 и третьего 15 эле ментов И управляются счетчиком 16 таким образом, что в течение определенного времени синхроимпульс . поочередно проходит через один из этих элементов И, а, следовательно, поочередно срабатывают формирователи адресных токов записй 5 и считывания 4.

Одновременно с этим, дешифратор 17 тактов, опирающийся на счетчик 16 тактов, выдает на первом выходе сигнал включения ключа 18, который подает питание на формирователи 3 разрядных токов и заряжает блок 19 накопителей энергии, кроме того, в это время дешифратор 17 тактов на своем втором выходе выдает опрос на пятый 22 и восьмой 25 элементы И. Код числа, присутствующий на числовых шинах 21, или его инверсия на выходе элемента HE 20 разрешает прохождение опроса через пятый 22 или восьмой

25 элемент И, затем через второй 26 или третий 25 элемент ИЛИ опрос поступает на второй или третий входы формирователя 3 разрядных токов, обеспечивая формирование соответствующей полярности разрядного тока накопителя l.

В результате, по разрядным шинам накопителя 1 протекают токи, направление каждого из которых соответствует значению кода соответствуюшего разряда числовых шин 21, а по выбранной координатной шине накопителя 1 протекают разиополярные координатные токи, обеспечивая необходимые изменения магнитных состояний запоминаюших элементов, т.е. происходит зались информации по выбранному адресу. Необходимое для этого время отсчитывается счетчиком 16 тактов, который при достижении определенной кодовой комбинации запрешает прохождение синхроимпульсов через второй 14 и третий 15 элементы И, запреп1ая тем самым

773731

Формула изобретен ия

5 срабатывание формирователей адресных токов считывания 4 и записи 5. Одновременно дешифратор 17 тактов снимает сигнал включения на ключ 18, выдает опрос на своем третьем выходе и снимает опрос со второго выхода. В соответствии с кодом числа на шинах 21 или его инверсии

20, открывается шестой 23 или седьмой

24 элементы И и опрос с дешифратора

17 через третий 27 или второй 26 эле- щ мент ИЛИ поступает на третий или второй вход формирователя 3 разрядных токов, обеспечивая противоположную полярность разрядного тока. В следующий момент времени дешифратор 17 тактов снова выдает опрос на своем втором выходе, снимая его с третьего выхода, и так далее, до достижения заданного количества (3 — 7) в зависимости от типа запоминающего элемента раэнополярных импульсов разрядного, тока. Так, как; при прохождении этой пачки разрядных токовых импульсов ключ 18 отключен, амплитуда разрядных токов в пачке определяется потенциалом накопленной энергии в блоке

19. (например на конденсаторе), который снижается до нуля по мере расхода энергии при прохождении этих токов.

Таким образом, происходит нормализация состояний запоминающих элементов по всем разрядам и адресам, что обеспечивает стабильность выходных сигналов накопителя по первому после цикла записи обращению к любому адресу в ре35 жиме считывания, кроме выбранного при записи.

В последующий промежуток времени, который также определяется кодовой комбинацией счетчика 16 производится известная нормализация магнитного состояния запоминающих элементов выбранного при записи адреса, воздействием на избранную координату накопителя 1 нескольких токов считывания, путем подачи не- 45 скольких опросов со счетчика 16 через второй элемент И 14, первый элемент

ИЛИ 8 на формирователь 4 адресных токов считывания.

На этом цикл записи заканчивается.

Предлагаемое запоминающее устройство отличается от известного усТройства типа 2l1 на многоотверстных ферритовых элементах, имеющего стабильные параметры выходных сигналов накопителя, существенно меньшим време нем цикла записи, что расширяет область применения подобных запоминающих устройств.

Запоминающее устройство типа 2Д с пераэрушаюшим считыванием»п»формации на многоотверстных ферритовых элементах, содержащее накопитель, первый вход ко-торого соединен с выходом формирователя разрядных токов записи, второй вход — с выходом формирователя адресных токов записи„а третий вход — с выходом формирователя адресных токов считывания, первый вход которого соеди»»ен с выходом дешифратора адреса, а второй — с выходом

- первого элемента ИЛИ, первый и второй входы которого соед»»»»ены соответственно с выходами первого и втрого элемента И, третий элемент И, выход которого соединен со вторым входом формирователя адресных токов записи, первый вход которого подключен к выходу дешифратора адреса, генератор импульсов, подключенный к первым входам первого и четвертого элементов И, счетчик тактов, вход которого соединен с выходом четвертого элемента И и с первыми входами второго и третьего элементов И, а первый, второй и третий выходы, подключены соответственно, ко вторым входам второго и третьего элемента И и входу дешифратора тактов, пятый, шестой и седьмой элементы И, второй элемент

ИЛИ, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия запоминающего устройства, оно содержит третий элемент ИЛИ, восьмой элемент

И, элемент НЕ, ключ и блок накопителей энергии, первый выход дешифратора тактов подключен к управляющему входу ключа, выход которого подключен к первому входу формирователя разрядных токов записи и блоку накопителей энергии,. а второйитретий выходы дешпфратора тактов подключены к первым входам пятого, восьмого и шестого, седы»ого элементов И соответственно, вторые входы шестого и восьмого элементов И подключены к выходу элемента НЕ, вход которого соединен со вторыми входами пятого и седьмого элементов И, выходы пятого и шестого элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, выход которого соединен со вторым входом формирователя разрядных токов, третий вход которого подключен к выходу третьего элемента ИЛ И, а первый и второй входы третьего элемента ИЛ И подключены я в »ходам седьмого и восьмого элементов И соответственно.

773731

Составитель Ю. Розенталь

Редактор Т. Кугрышева Техред М. Петко

Корректор В. Синицкая

Заказ 7517/69 Тираж 662

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное филиал ППП Патент", г. Ужгород, ул. Проектная, 4

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 631990, кл. Я11 С 17/00, 1977, 8

2. Авторское свидетельство СССР по заявке И 2497585/18-24, кл Я 11 С 11/08 1977 (прототип) .