Устройство для контроля запоминающих матриц на магнитных пленках

Устройство для контроля запоминающих матриц на магнитных пленках

Иллюстрации

Показать все

Реферат

 

О П И- 4.— -А - -И- - И--Е

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик (i )773736

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву (22) Заявлено 07.02. 79 (21) 2722481/18-24 (5 I ) Щ. Кд-..

3 с присоединением заявки J%

Гаетдарстееииью комитет

6 11 С 29/ОО (23) Приоритет

Опубликовано 23.10.80 Бюллетень М 39

Дата опубликования описания 02. 1 1 ° 80 ео делам изобретений и открытий (53) УДК

681.327 (088. 8) (72) Авторы изобретения

В. И. Август и А. П. Семиноженко

Харькрвскнй ордена Ленина политехнический институт им. В. И. Ленина (7I ) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАПОМИНАЮЩИХ МАТРИЦ

НА МАГНИТНЫХ ПЛЕНКАХ

Изобретение относится к запоминающим устройствам.

Известно устройство для контроля запоминающих матриц на магнитных лентах, со держащее генераторы ступенчатых напря5 жений, блок управления печатью, блок печати, блок выявления сбоев, блок управ ления, триггер, элемент И, счетчик для подсчета числа сбоев, дешифратор и контролируемую матрицу. Выход одного ге- 10 нератора соединен с входом другого ге нератора и входом блока управления печатью, а входы обоих генераторов сое динены с выходом элемента И, к перво-. му входу которого подключен выход триг-.15 гера, а ко второму входу- один из выходовдешифратора. Второй вход дешифратора соединен с первым входом триггера, второй вход которого подключен к выходу блока управления. Второй выход 20 блока управлении соединен с блоком выявления сбоев через проверяемую матрицу, а третий ого выход — непосредственно к блоку выявления сбоев, выход

2 которого через счетчик числа сбоев соединен с входом дешифратора и с входом блока управления печатью (1 J.

В таком устройстве задается по программе один или несколько циклов Запись-считывание информации по всем адресам контролируемой матрицы и сравнивается записываемая и считываемая информация. По результату сравнения определяется область работоспособности проверяемой матрицы и число запоминающих элементов, параметры которых хуже параметров основной массы запоминающих элементов матрицы.

Однако в указанном устройстве контроль матриц осуществляется по одной жестко заданной программе, при этом конструктивные особенности этого устройства не позволяют изменить программу проверки в процессе контроля. Кроме того невозможно его, применение для контроля матриц различных типов при различных программах прове)зкн.

Наиболее близким по технической сушнос773736

l0

25

35

55 тик предлагаемому является устройство для контроля запоминающих матриц на магнитных пленках, содержащее генератор, блок управления счетчиком адреса, первый выход которого соединен с первым входом блока управления разрядным током, а второй выход через реверсивный счетчик, адреса соединен с входом дешифратора адреса, блок контроля и элемент И.

Устройство также содержит счетчик, блок управления к оэффициентом пересчета, пересчетный триггер, первый и второй триггеры управления, триггер контроля, элемент ИЛИ и элемент задержки. Первый вход счетчика .соединен с первым выходом блока управления коэффициентом пересчета и со вторым входом блока управления счетчиком адреса, а выход счетчика соединен с первым входом пересчетного триггера, с первым входом первого триггере управления и входом триггера контроля. Первый выход триггера контроля соединен со вторым входом блока управления разрядным током, а второй выход — с входом второго трит гера управления, выход которого соединен с первым входом элемента HJIH. Первый выход первого триггера управления соединен со вторым входом пересчетного триггера и вторым входом элемента И, выход которого подключен к первому входу элемента ИЛИ. Выход генератора соединен с входом элемента задержки и вторым входом первого триггера управления, третий вход которого соединен со вто ры м входом блока управления коэффициентоь пересчета, а выход — с первым входом блока управления коэффициентом пересчета и с третьим входом блока управления разрядным током, .выход которого подключен к проверяемой матрице. Ко второму входу блока управления коэффициентом пересчета подключен выход пересчетного триггера. Первый выход элемента задержки соединен со вторым входом счетчика, а второй выход — с первым входом блока управления счетчиком адреса, третий и четвертый входы которого связаны с выходами счетчика. Третий выход блока управления счетчиком адре-са соединен со вторым входом элемента

ИЛИ, соединенного выходом с одним из входов счетчика адреса, Данное устройство позволяет производить точную выборку адреса неисправности и определить характер дефекта путем повторной проверки п6 адрес, на котором обнаружена неисправность 2).

Недостатком этого устройства является невозможность производить контроль

4 матриц различных типов вследствие того, что конструктивные особенности устрой-, ства позволяют использовать его только, для контроля матриц определенного типа по жестко заданной программе.

Цель. изобретения — расширения области применейия устройства за счет обеспечения возможности контроля запомИнающих матриц различных типов.

Поставленная цель достигается тем, что в устройство, содержащее генератор импульсов, элемент И, блок управления, блок местного управления, счетчик адреса, дешифратор адреса, формирователь разрядного тока и блок индикации, причем выход генератора импульсовсоединен с одним из входов блока управления и первым входом элемента И, первый выход блока местного управления . подключен ко входу счетчика адреса, выход которого соединен со входом дешифратора адреса выход которого подключен к адресному выходу устройства, второй выход блока местного управления соединен с первым входом формирователя разрядного тока, второй вход которого подключен к выходу блока управления, а выход — к разрядному выходу устройства, вход блока индикации соединен со входом .устройства, введены регистр сдвига,, коммутатор и элементы ИЛИ, причем выход элемента И подключен к тактовым входам регистра сдвига, установочные входы и выходы которого соединены с соответствующими входами коммутаФора, выходы ксторого подклк чены ко входам элементов ИЛИ., выход первого из которых соединен со вторым входом элемента И, выходы других элементов ИЛИ, кроме последнего, подключены соответственно к другим входам блока управления, кроме последнего.

Первый и второй входы блока местного управления соединены соответственно с выходом последнего элемента ИЛИ и .первым упраляющим выходом коммутатора, второй управляющий выход которого подключен к последнему входу блока управления.

При этом регистр сдвига целесообразЪ но вЬшолиить на триггерах, выходы одних из которых соединены соответственно с установочными входами других триггеров шинеми обратной связи, установочные и тактовые входы и выходы триггеров подключены к соответствующим входам и выходам регистра сдвига.

На чертеже изображена блок-схема устройства.

7737 36

Устройство содержит генератор 1 импульсов, элемент И 2, регистр 3 сдвига, выполненный на триггерах 3. 1 — Зй, коммутатор 4, блок 5 индикации, блок

6 управления, блок 7 местного управления, счетчик 8 адреса, дешифратор 9 адреса, формирователь 10 разрядного тока, элементы ИЛИ 11; 1 — 11в, шины 12 и 13 обратной связи, адресный

14 и разрядный 15 выходы устройства, 0 первый 16 и второй 17 управляющие выходы коммутатора.

Выход генератора 1 импульсов соединен с одним из входов блока 6 управления и первым входом элемента И 2.

Первый выход блока 7 местного управления подключен ко входу счетчика 8 адреса, выход которого соединен со входом дешифратора 9 адреса, выход которого подключен к адресному выходу 14 ус. тройства. Второй выход блока 7 местно4

ro управления соединен с первым входом формирователя 10 разрядного тока, второй вход которого подключен к выходу блока

6 управления, а выход — к разрядному вы25 ходу 15 устройства. Вход блока 5 индикации соединен со входом устройства. Вы1 ход элемента И 2 подключен к тактовым входам регистра 3 сдвига, установочные входы и выходы которого соединены с соответствующими входами коммутатора

4, выходы которого подключены ко входам элементов ИЛИ 11.1 — 114. Выход элемента ИЛИ 11.1 соединен со вторым входом элемента И 2. Выходы элемен- Ы та ИЛИ 11.2 — 11(Д-1) подключены соответственно к другим входам блока управления, кроме последнего. Первый и второй выходы блока местного управления 7 соединены соответственно с выходом. элемента ИЛИ 11.N и с первым управляющим выходом 16 коммутатора 4, второй управляющий выход 17 которого подключен к последнему входу блока 6 управлеения. 45

При этом выходы триггеров З.) .и

391-1) регистра 3 сдвига соединены соответственно с установочными входами триггеров 3.1 и 3.2 шинами 12 и 13 5о обратной связи. Установочные и тактовые входы и выходы триггеров 3.1 — Зл. подключены к соответствующим входам и выходам регистра 3 сдвига, Первый и второй входы проверяемой запоминающей матрицы 18 подключены соответственно к адресному 14 и разрядному 15 выходам устройства, в выход — ко вхоцу устройс тв а.

Устройство работает слецу ощим образом.

Сигнал генератора 1 импульсов через рлемент И 2 поступает нв первый триггер 3. 1 регистра 3 сдвига и записывает 1 в регистр 3 сцвигв.

Коммутация установочных BxoQQB u выхоцов триггеров 3.1 — 34ъ регистра 3 сдвига между собой и входами элементов

ИЛИ 11.1 — 11.@ зависит от заданной программы токовой проверки, при этом каждый из с триггеров может использоваться в любом такте программы.

Если программой предусмотрено зацикливание одной операции и если, например, в первом такте ("Запись ) будет использован первый триггер 3.1, то выход этого триггера соединен коммутатором 4 со входом первого элемента

ИЛИ 11.1, с выхода которого нв элемент

И 2 подается сигнал запрета для поступления импульсов генератора 1 нв регистр 3 сдвига. Импульсы генератора 1 поступают в пересчетную схему (нв чертеже не показана) блока 6 управления, в с выхоцв блока 6 управления поступают сигналы нв вход формирователя 10 разрядного тока и вход блока 7 местного управления. Выходные сигналы с выходов дещифратора 9 адреса и формирователя 10 разрядного тока поступают нв выходы проверяемой матрицы 18.

После окончания этого такта снимается сигнал запрета с элемента И 2, импульсы генератора 1 сцвигают "1", записанную в первом триггере 3.1 регистра 3 сдвига, в следующий триггер (3.2).

Для осуществления зацикливания нескольких операций, например Неразрушвющее считывание" и "Разрушение, создается замкнутая связь по шине 13, обеспечивающая продвижение 1 при поступлении импульсов от генератора 1 в выбранной группе триггеров регистра

3 сдвига. цикл проверки одного адреса заканчивается тактом Чтение . Результатом проверки является оценка выходного сигнала с проверяемой матрицы 18 блоком индикации 5 и занесение координат следующего адреса в блок 7 местного управления и формирователь 10 разрядного тока при поступлении сигналов с первого управляющего выхода 16 коммутатора 4.

По первому входу блока 7. местного управления осуществляется управление реверсом счетчика 8 адресь при такте

2 J

7, Ё, 77 7

"Разрушение по соседним адресам" при проверке испытуемого адрес6,.

При необходимости мндгдкратного повторения всей программы проверки при исследовании одного адреса (для повышения достоверности ) осуществляется зацикливание всех триггеров регистра 3 сдвига по шине 12 обратной связи.

По выходу 17 коммутатора 4 осуществляется поступление импульсов на по- 10 следний вход блока 6 управления для пересчета числа внутренних циклов.

Технико -зкономическое преимущества предложенного устройства заключается в том, что оно позволяет создать гиб- 1s кую программу проверки и обеспечивает возможность контроля различных типов запоминающих матриц на магнитных пленках, за счет чего расширяется область применения устройства. 20

Формула изобретения

1. Устройство для контроля запоминающих матриц на магнитных пленках, содержащее генератор импульсов, элементы И, блок управления, блок местного управления, счетчик адреса, дешифратор адреса, формирователь разрядного тока и блок индикации, причем выход генератора импульсов соединен с одним из входов блока управления и цер вым входом элемента И, первый выход блока местного управления подключен ко входу счетчика адреса, выход которого соединен со входом дешифратора адреса, выход которого подключен к адресному выходу устройства, второй выход блока местного управления соединен с первым входом формирователя разрядного тока, 0 второй вход которого подключен. к вы36

/ ходу блока управления, а выход — к раз" рядному выходу устройства, вход блока индикации соединен со входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обеспечения возможности контроля запоминающих матриц различных типов, устройство содержит регистр сдвига, коммутатор и элементы

ИЛИ, иричем выход элемента И подключен к тактовым входам регистра сдвига, установочные входы и выходы которого соединены с соответствующими входами коммутатора, выходы которого пс цключены ко входам элементов ИЛИ, выход первого из которых соединен со вторым входом элемента И, выходы других элементов ИЛИ, кроме последнего, подключе ны соответственно к другим входам блока управления, кроме последнего, первый и второй входы блока местного управления соединены соответственно с выходом последнего элемента ИЛИ и первым управляющим выходом коммутатора, второй . управляющий выход которого подключен к последнему входу блока управления.

2. Устройство по и. 1, о т л и ч а— ю щ е е с я тем, что регистр сдвига выполнен на триггерах, выходы одних из которых соединены соответственно с установочными входами других триггеров шинами обратной связи, установочные и тактовые входы и выходы триггеров под ключены к соответствующим входам и выходам регистра сдвига. Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

14 824227, кл. (11 С 29/00, 1975.

2. Авторское свидетельство СССР

М 512493, кл. С 11 С 29/00, 1973.

БНИИПИ Заказ 7517/69

Тираж 662 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная.4