Периферийный процессор для телефонной коммутационной системы

Периферийный процессор для телефонной коммутационной системы

Иллюстрации

Показать все

Реферат

 

Союз Советских

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

I»I777653

Соииалистических

Республик (61) Дополтеительное к авт. свид-ву— (22) Заявлено 10.09.74 (21) 2059353/18-24 с присоединением заявки— (23) Приоритет— (43) Опубликовано 07.11.80. Бюллетень № 41 (45) Дата опубликования описания 04.01.81 (51) М. Кл. G 06 Г 3/04

Государственный комитет ио делам изобретений и открытий (53) УДК 681.322 (088.8) (54) ПЕРИФЕРИЙ НЫЙ ПРОЦЕССОР

ДЛЯ ТЕЛЕФОННОЙ КОММУТАЦИОЙНОЙ СИСТЕМЫ

Изобретение относиться к вычислительной технике и может использоваться в кваз иэлектрон ных телефонных станциях большой емкости с п|рограммным управлением.

Известен периферийный процессор,,кото рый входит в состав системы, о писанной в (1). Он содержит устройство обработки данных,и блок управления этим устройством, устройство для сопря жен ия с центральIHoH M3IIlIHIIîé, включающее логические схемы и блок м икропрограм много управления этим устройством, устройство для соп ряжения с каналами связи, включающее буферный блок памяти (буферные регистры), блок синхронизации и управления данным устройством и ком мутаToip каналов связи.

Данный п роцеосор,предназначен для сопряжения с периферийными вычислитель.ными машинами,и может быть .использован для работы в составе системы связи. ,Из иэвестных,п роцессоров наиболее близким по технической сущности является п роцессор, представленный в, (2).

Этот периферийный процессор (ППР), используемый в оистемах обработки да|н.ных, который связан посредством шинного оборудования с разнообразным периферийным оборудованием, содержит успройство обработки, соединенное двухсторoHIHHMH связями с успройством сопряжения с вычислительной машиной .и с устройством сопряжения:с .периферией, включающим дешифратор кода операций, выход которого подключен к .парвому входу блока выбора шин связи, второй вход которого и выход дешифратора кода операций соединены соответственно с управляющими,входом .и выходом устройства сопряжения с периферией, адресный и информационный входы которорого соединены соответственно с адреоным и информационньсм выходами блока,выбора шин связи и периферийного процессора, адресный и информационный входы которого соединены соответственно с адресным .и ,информационным входом устройства сопряжения с периферией, вход которого подключен ко входу дешифратора кода операций, группы входов и выходов устройства соIIipB?KBHtHH с вычислительной машиной под20 ключены соответственно к группам входов и выходов периферийного процессора.

Однако, известный,процессор обладает большим объемом шинного оборудования,,величина которого определяется, в основном, объемом .информации, передаваемой в сторону периферийного оборудования, требующего для работы максимальной информации (обычно это устройство управления коммутационным полвм) .

777653

Целью:изобретения является сокращение оборудования.

Поставленная цель достигается тем, что процессор содержит в составе устройства со пряжения с лериферией местный блок уп;равления и счетчик циклов, первый вход которого соединен с,выходом дешифратора кода операций, второй вход и выход счет ика циклов подключены соответствейно к первому выходу и входу, местного блока управления, второй, т рет ий и четвертый входы,которого соединены соответственно с адресным, информационным и управлшощим входами устройства сопряжения с периферней, соответствующий управляющий выход которого соединен со вторым выходом местного блока управления, третий вы«од которого подключен к третьему входу блока выбора шин связи.

Это позволяет сократить число,информационных шин и общее число приемников в периферийном оборудовании.

На фиг. 1 представлена структурная схема ППР, а на фиг. 2 — упрощенная схема регистровой структуры устройства обработыи, поясняющая принцип работы ППР в целом.

Как,показа но на фиг. 1, периферийный процессор 1 содержит устройство 2 обработки, соединенное двусторонними связями с устройством 8 сопряжения с вычйслительной машиной и с устройствам 4 сопряжения с периферией (не показанной на чертеже), имеющим дешифратор 5 кода операций, выход которого подключен к блоку б,выбора шин связи, счетчику 7 циклов и автомату 8 управления успройства 2 обработки; счетчик 7 циклов .имеет двустороннюю связь с местным блоком 9 управления; автомат 8 управления соединен с местньгм блоком 10 управления устройства 8; местный блок 9 управления соединен с информационным входом 11,и адресным входом 12, счетчиком

7 циклов и блоком 6 выбора шин связи, информационный 18 и адресный 14 выходы которого являются информационным и ад ресным .выходами процессора.

На фиг. 2 упрощенно представлена .регистровая структура устройства со следующими обозначениями: — регистр 15 управляющего слова периферии, в котором указаны начальные адреса массивов результато|в сканирования и массива групповых периферийных команд; — регистр 16 групповой периферийной команды, состоящий из подрегистров — адресов периферийных команд, счетчика пе;риферийных команд., указателя окончаниии и кода операций; — регистр 17 информации, состоящий из двух подрегистров — адреса конфигурации и с-.етчика текущегî àzpeca скапирован.,я; — регистр 18 управления блоком скане.ра, состоящий из подрегистров — адреса пре10

Зо

50 тов .изменений, счетчика константы сканирования; — регистры 19, 20, 21, которые используются при сканировании,и в которые заносится из периферии информация текущего сканирования (21), а из запоминающего устройства информация,п редыдущего скапировання (19) и результат изменений (20).

Регистры 19, 20 и 21 связаны с комб инационной схемой 22 логического устройства 28.

Процессор работает следующим образом.

Центральный процессор вычислительной машины (ВМ) через устрой тво 3 в регистр

15 устройства 2 записывает информацию, необходимую для,работы ППР 1 в текущем цикле. Затем центральный процессор производит пуск автомата 8 управления устройства 2, после чего ППР 1 начинает,работать самостоятельно.

По адресу массива групповых периферийных команд автомат 8 через устройство

3 производит обращение:к оперативному запоминающему устройству (ОЗУ) (на чертеже не показано) и считывает соответствующую информацию в регистр 16. При этом, разряды кода операции регистра 16 связаны с дешифратором 5. Поступая на блок 6, сигнал дешифратора 5 определяет формат йнформации на выходе 13. Автомат

8 управления последовательно .заполняет информацией, считанной из ОЗУ, регистры

17, 18, 19 и 20, .причем, после заполнения регистра 17 автомат 8,запускает блок 9, который обеспечивает интерфейс с телефонной,периферией по входам 11, 12,:и выходам 18 и 14, количество циклов работы с периферией определяет счетчик 7 циклов.

После окончания периферийного .интерфейса в регистр 21 по входу 11 и блок 9 будет за писа н результат текущего обмена, а в автомат 8 из блока 9 поступает сигнал окончания интерфейса связи. Автомат 8 управления анализирует состоян ие схемы 22 и при обнаружении изменений в последней записывает информацию, изменений в ОЗУ по адресу, указанному регистром 15 через блок 10 устройства 8.

Затем автомат 8 корректирует регистр

20,,и новая информация регистра 20 автоматом 8 управленйя записывается в ОЗУ

IIo адресу результатов изменений регистра

18, а по другому адресу этого же регистра в ОЗУ пишется результат текущего сканированпя с регистра 21. Автомат 8 производит модификацию счетчиков регистра 18 и регистра 17, и при пулевом содср кимом счетчика периферийных команд регистра 16 автомат 8 .переводит ППР,на выполнение следую цей групповой периферийной команды. Работа ППР будет продолжаться до тех пор, пока после выполнения очередной кома: дь автомат 8 управления нс встрстиг

777653

+ (J 1 и! !

Г ! ! ! !

1 ! ! !

1! г

1,1!!

1 фиг. /

Составитель А. Жеренов

Ко»ректор С. : - vII

Техред В. Серякова

Редактор Д, tyепуриьпвили

Заказ 1622/1569 Изд. ?м 588 Тираж 772 Подп: свое

1-1110;;I!Oañê» Государственного комптста СССР по делам изобретений и открь1тий

113С35, Москва, Ж-35, Раушская наб., д. 4/5

Тип. Харьк. Фил. пред. «Патент» единице. B этом случае ППР оканчивает работу и через блок 10 устройства 8 сообщает об этом центральному п роцессору

BiM.

Ф о р м у л а,и з о б р е т е.н и я

Периферийный .процессор для телефонной коммутационной системы, содержащий устройство обработки, соединенное двусторонними связями с уcTipoHcTBoM сопряжения с вычислительной машиной и с устройством сопряжения с периферией, включающим дешифратор, кода операций, выход, которого подключен к первому входу блока выбора шин связи,,второй вход которого и выход дешифратора кода операции соединены соответственно с управляющими входом и выходом успройства сопряжения с периферией, адресный и,информационный выходы которого соединены соответственно с адресHbIM и:информационным выходами блока ,выбора шин связки и периферийного процессора, адресный и информационный входы которого соединены соответственно с,ад:ресным,и !информационным входом устройства сопряжения с пор ифврией, вход кото,рого, подключен ко входу дешифратора кода операций, группы входов и выходов устройства сопряжения с вычислительной ма.шиной подключены соответственно к группа м входов;и выходов пер!иферийного процессора, отличающийся тем, что, с целью сокращения оборудования, он содержит в составе устройства сопряжения с периферией местный блок управления и счетчик циклов, первый вход которого соединен с выходом дешифратора кода операций, 10 второй вход и выход счетчика циклов подключены соответственно к первому выходу и входу.местного блока управления, второй, третий .и четвертый входы .которого соеди.нены:соответственно с адресным, инфо рма15 ционным,и управляющим входами успройства сопряжения с периферией, соответствующий управляющий выход которого соединен со вторым выходом местного блока управления, третий выход, которого подклю20 чен к третьему, входу блока .выбора шин связи.

Источники информации, принятые Во внимание при эксперт!изе:

25 1. Патент США № 3564509, кл. 340—

172.5, 1971.

2. The, Bell System Technical Journal, September, 1964, № 5, part. 1, 2, р. р. 2021—

2054 (прототип). — 1

1 !

Д

1

1 ! !

1 !