Цифровые электронные часы

Цифровые электронные часы

Иллюстрации

Показать все

Реферат

 

.мс »

L б б ие

ОПИСАНИЕ „„779967

ИЗОБРЕТЕЙ ИЯ

К ABTOPCHQAA / CBHQETEJlbCTBY

Союз Советски к

Социалистическик

Республик (6I ) Дополнительное к авт. свид-ву (22)Заявлено21.l0.78 (2l) 2686210/l8-l0 (5) ) Jg. Кл.

G 04 С l7/00 с присоединением заявки,%

Гоаударстеенний квинтет

СССР (23) Приоритет

Опубликовано 15. 1 1.80 Бюллетень М 42 ао делам нзооретеннй н откритнй (53) УДК681.. 1 1(088.8) Дата опубликования описания 18 l l.80

В. Н. Баешко, Е. А. Иванюта, В. А. Кажуро, В. А Обухович, В. А. Шиллер и И. Ф. Кузьмицкий (72) Авторы изобретения (7l) Заявитель (54) ЦИФРОВЫЕ ЭЛЕКТРОННЫЕ ЧАСЫ

Изобретение относится к электронной технике, в иастности, к цифровым элект-, ронным часам, в том числе к наручным часам.

Известны цифровые электронные часы, содержащие генератор постоянной частоты, сигнал которого преобразуется последовательно соединенными двоичными делителями-счетчиками в информационные сигналы меньшей частоты (секунд, 1О минут и т.д.), подающиеся в мультиплексном режиме на общий для всех счетчиков дешифратор, управляющий цифровым индикатором. Схема таких часов сложна, число элементов и межсоединений быстро

t5 возрастает при расширении функциональных возможностей часов (1).

Наиболее близким по технической сущности прототипом являются цифровые электронные часы, содержащие задающий генератор, запоминающее устройство и сумматор, входы которых соединены с выходами запоминающего устройства, схему установки запоминающего устрой2 ства в ноль, соединенную с выходами схемы детектирования, дешифратор временной информации, блок синхронизации и цифровой индикатор (21.

Схема этих часов содержит меньшее количество элементов и межсоединений, однако число элементов быстро возрастает при расширении функциональных возможностей часов. Кроме того, так как цикл сдвига по петле-регистр-сумматор должен происходить за минимальную единицу времени, то при увеличении объема памяти (длины регистра) вследствие увеличения частоты импульсов сдвига растет потребление энергии, что приводит к уменьшению срока службы элементов питания наручных часов.

Целью изобретения является увеличение надежности и снижения потребления энергии..

Цель достигается тем, что в цифровые электронные часы введены: генератор импульса опроса запоминающего устройства, соединенный с адресными входами запо/.

3 77996 минающего устройства, Ь триггер переноса, буферный регистр, схема записи информации в запоминающее устройство и формирователь сигналов управления ййдикатором, причем запоминающее уст5 ройство выполнено в виде регистров, поразрядно связанных обшей шиной записи - считывания с сумматором, схемой детектирования, схемой записи информации в запоминающее устройство, при этом выходы сумматора соединены посредством схемы установки запоминающего устройства с информационными входами буфер- його регистра, выходы которого подключены к дешифратору и к схеме записи информации в запоминающее устройство, входы установки RS -триггера переноса связаны с выходом схемы детектирования и с выходом задающего-геййратора, а выходы AS -триггера переноса подключен к входу схемы детектирования и к второму входу сумматора, второй выход задающего генератора подключен к входу генератора импульсов опроса и к блоку синхронизации выходы KoTopol о подключены к соответствующим входам схемы детектирования, R S -триггера переноса, буферного регистра, формирователя сигналов управления через кото« рый индикаторы подключены к дешифратору, кроме того выход буферного регистра соединен с входом дешифратора.

На фиг. l изображена структурная схема предлагаемых электронных часов; на фиг. 2 - один иэ вариантов функцио- 35 нальной схемы шестиразрядного операционного устройства цифровых электронных часов, осуществляющих счет и индикацию секунд, минут, часов, схема котоPbtX BblIIOJIHGHB HB К/МДП тРаНЗИСтОРBX; 4О иа фиг; 3 - пример временной диаграммы работы электронных часов, показанных на .фиг.2.

На фиг. 2 приведен только младший 45 разряд операционного устройства. Схема и подключение пяти старших разрядов операционного устройства идентичны схеме и подключению младшего разряда.

Часы содержат регистровое запоминающее устройство (ЗУ) l, количество регистров в котором равно количеству чисел, представляющих временную информацию, схему детектирования содержимого ЗУ на соответствие предопрьделенным числам 2, сумматор 3, схему установки, регистров ЗУ в начальное состояние 4, буферный регистр 5, схему записи информации в ЗУ 6, RS -триггер переноса 7, задающий генератор импуль- сов минимальной единицы времени 8, генератор импульсов опроса регистров

ЗУ 9, блок. синхронизации lO, дешифратор l l временной информации, хра»» нящейся в ЗУ формироватеть сигналов управления индикатором 12 и цифровой индикатор 13.

Регистры ЗУ поразрядно связаны двунаправленной шиной записи считывания А, к одноименным разрядам которой подключены также входы разрядов схемы детектирования и. сумматора и одноименные разряды схемы записи. Выходы каждого разряда. сумматора соединены посредством схемы установки регистров ЗУ с информационными входами соответствующих разрядов буферного регистра, а выходы каждого разряда буферного регистра соединены со входами дешифратора. Выходы дешифратора подключены к цифровому индикатору через формирователь сигналов управления индикатором.

Выход РS -триггера подан на вход переноса младшего разряда сумматора и на вход схемы детектирования, выход ко.торой соединен с одним из входов установки RS -триггера и со входом схемы установки регистров ЗУ. Второй вход установки й.$ -триггера подключен к выходу сигнала минимальной единицы времени генератора 8. Генератор 8, как правило, включает. высокочастотный кварцевый генератор и делитель частоты.

Выходные сигналы каскадов деления частоты обычно используются для формирования последовательностей тактовых сигналов. Выходы генератора 8, соединенные с входами генератора 9 и блока синхронизации, представляют собой; выходы каскадов деления частоты. Выходы генератора 9 подключены к адресным входам регистров 3У; а выходные сигналы блока синхронизации поданы на тактовые входы схемы детектирования, RQ -триггера переноса, буферного регистра, схемы записи и формирователя сигналов управления индикатором.

Более подробно устройство предлагаемых часов иллюстрируется с помощью варианта схемы часов, представленного на фиг. 2.

Разряды регистров ЗУ 3. представляют собой шеститранзисторные ячейки памяти 14, включающие и -канальные транзисторы выборки l.5 и бистабильную ячейку из замкнутых в кольцо инверторов

4,6. Затворы транзисторов выборки" всех

5 7799 шести разрядов каждого регистра объе- динены и образуют адресные входы регистров секунд, минут и часов, соединенные соответственно с выходами ф., ф2 И Ф генератора 5 импульсов опроса регистров 9, Стоки транзисторов выборки одноименных раэ., рядов регистров ЗУ подключены к соответствующим разрядам парафазной шины

: записи-считывания А. На фиг. 2 пока зано подключение младших разрядов регистров ЗУ к младшему разряду шины записи-считывания к прямой А и инверс1 ной А, цепям шины.

Разряд сумматора 3 содержит двухплечевой ключ 17: инвертор 18 и вен. тиль 2И-НЕ-l9. Вход инвертора l8, соединенный с управляющим входом С ключа 19, является входом переноса разряда сумматора. Вход переноса Р младшего разряда сумматора подключен к выходу RS:триггера 7, как показано на фиг. 2. Входы переноса остальных раз.рядов сумматора соединены с выходами вентилей 18 соответствующих предшествующих разрядов .сумматора.

Старший, шестой разряд сумматора, не содержит формирователя сигнала. переноса вентиля 2И HE 18. Выход ключа 17, являющийся выходом разряда сумматора, подключен к выходу вентиля 2 ИЛИ-НЕ соответствующего разряда схемы установки 4, Выходы разрядов схемы 4 соединены с информационными выходами однотактовьп Д-триггеров 20 буферного ре.гистра 5. Выходы триггеров 20 соедине35 ны со входами вентилей 2 -HE 2l и

22 схемы записи 6, которая также содер. жит h -канальные транзисторы 27, 28 и 1в -канальные транзисторы 23-26,29, а

30. RS триггер переноса 7 состоит из вентиля 2 И-НЕ 3l и вентиля 2 ИЛИ-2И-НЕ 32.

Цифровые электронные часы работают следующим образом. При включении пита

45 ния блоки 8,9,10 (фиг.2) начинают гене рацию последовательностей импульсов, форма и обозначение которых приведены на фиг. 3. В течение одной секунды выходы сигналов опроса ф, ф, ф

1 2 350 генератора 9 последовательно переходят в состояние логического нуля (положительный уровень питания + E на о фиг. 3), в результате чего транзисторы выборке 15 регистров секунд, минут и

$S часов поочередно переходят в проводящее состояние„подключая выходы инверторов

l6 этих регистров к шине записи-считы- . вания А. Перед переходом в нулевое ср

67 6 тояние выходов генератора 9 единичная фаза (отрицательный. уровень питания-E„ на фиг. 3) строба считывания ЗУ М, 1 поступающего с блока синхронизации на затворы транзисторов 29,30 схемы записи переводит эти транзисторы в проводящее состояние, устанавливая на прямых и инверсных цепях А потенциал +Е„, что необходимо для предотврашейия параэитного переключения ячеек ЗУ в момент подключения инверторов l6 к шине А. В течение нулевой фазы crpo6a записи Ч,, поступающего с блока синхронизации на вентили 2И-Н Е 2 l, 22 схемы записи, выходы этих вентилей находятся в состоянии логической единицы.

При этом -канальные транзисторы 27, 28 заперты, а. р -канальные транзисторы

25,26 находятся в проводящем состоянии.

Логическая единица, появляющаяся в прямой либо в инверсной цепи каждого разряда шины А в результате подключения к ней инверторов l6, отпирает транзистор 23 либо 24 соответственно, сохраняя логический нуль в инверсной либо в прямой цени каждого разряда шины. Таким образом, в течение нулевой фазы строба записи ., совпадающей с нулевой фазой сигналов опроса регистров ЗУ, состояние шины А идентично сосостоянию опрашиваемого регистра ЗУ, т.е. происходит считывание содержимого регистра ЗУ на шину A. .При единичном уровне строба записи М на выходе вентиля 2l (если в триггер

20 буферного регистра 5 записан нуль) либо на выходе вентиля 22 (если в григгер 20 записана единица) устанавливается уровень логического нуля, отпирающий соответственно один иэ мощных -канальных транзисторов 27 или 28. В результате отпирания транзистора 27 уровень логической единицы устанавливается в инверсной цепи шины A и переводит ячейку ЗУ в нулевое состояние, а в результате отпирания транзистора 28 логическая единица в прямой цепи шины А устанавливает ячейку ЗУ в единичное состояние. Таким образом, ячейка ЗУ при единичном уровне строба записи устанавливается в состояние триггера . 20 буферного регистра, т.е. содержимое буферного регистра записывается в опрашиваемый в данный момент регистр ЗУ. Одновременно состояние буферного регистра, а значит очередное состояние регистра ЗУ, поступает на дешифратор ll и отображается цифровым индикатором l3. В бу ерный регистр при единичной фазе стро.

7 ба записываются выходные сигналы схемы установки 4;,представляющие собой либо инверсию выходных сигналов сумматора 3 (если на схему установки с выхода схемы детектирования 2 поступает логический нуль), либо логические нули (если с выхода схемы детектирования поступает логическая единице) .

При считывании на шину А одного из регистров 3У на выходах сумматора, i -тый разряд которого выполняет логическую функцию вида 5. - Р.. ° А + p, А

1-Л 1-4 1 (1 -4.,2,3,4,5,6), формируется сигнал, представляющий собой либо инверсию числа на единицу большего, чем поступивШее на шину A (если на вход переноса Р младшего разряда сумматора приходйт логический нуль с выхода RS -триггера переноса 7), либо инверсию чйсла, йосту пившего на Йину А (если на входе р логическая единица). Таким образом, при о . очередном опросе регистра 3У его содержимое либо увеличивается на единицу, если на выходе триггера переноса и на выходе схемы детектирования логические нули, либо становится равным нулю, если на выходе схемы детектирования ло. гическая единица, либо не изменяется, если на выходе триггера переноса логическа я единица, 779967

25 регистра часов.

Формула изобретения

Цифровые электронные часы, содержащие задающий генератор, запоминающее устройство, схему детектирования и сумматор, входы которых соединены с выходами запоминающего устройства, схему уСтановки запоминающего устройства в ноль, соединенную с выходом схемы

3$ детектирования, дешифратор временной информации, блок синхронизации и цифровой индикатор, î r л и ч а ю щ и е с я . тем, что, с целью увеличения надежности и снижения потребления энергии, в них введены генератор импульсов опроса эа поминающего устройства, соединенный с адресными входами запоминающего уст» ройства, К3 -триггер переноса, буферный регистр, схема записи информации в эа

4 поминающее устройство и формирователь сигналов управления индикатором, причем запоминающее устройство выполнено в . виде регистров, .поразрядно связанных общей шиной записи - считывания с сум»

50 матором, схемой детектирования, схемой записи информации в запоминающее устройство, при этом выходы сумматора соединены посредством схемы установки запоминающего устройства в ноль с ин«

$$ формационными входами буферного регистра, выходы которого подключены .к дешиф. ратору и к схеме записи информации в запоминающее устройство, входы установm КЯ -триггера переноса связаны с выНа выходе схемы детектирования появляется логическая единица, если состо яние шины А при единичной фазе - строба ф соответствует числу 59 или при нулевой фазе строба ф соответствует числу 28, а на выходе триггера переноса логический нуль, т.е. единица на выходе схемы детектирования формируется при опросе регистров секунд и минут в случае появления на выходе сумматора инверсии числа 60 и при опросе регистра часов в случае появления на выходе сумматора инверсии числа 24.

Счет времени осуществляется следующим образом.

Логический нуль на выходе генерат*ора секундных импульсов усТанавливает в состояние логического нуля выход ЯЯ триггера переноса. Если содержимое регистра секунд меньше 59, то при нулевой фазе сигнала опроса ф; на выходе схемы детектирования логический нуль и содержимое регистра секунд увеличивается на единицу, а при нулевой фазе строба Ч, устанавливается в единицу, выход ОВ-триггера переноса, и содержимое регистров минут часов остается неизменным е

Если содержимое регистра секунд равно 59, то при считывании регистра секунд на выходе схемы детектирования логическая единица, и в регистр секунд записывается нуль, а на выходе-триггера переноса сохраняется нулевой уро- вень, что при нулевой фазе сигнала Ф вызывает изменение состояния регистра минут. Если при этом содержимое регистра минут меньше 59, то при нулевой фазе сигнала опроса ф на выходе схемы детектирования логический нуль .и содержимое регистра минут увеличивается на единицу, а при нулевой фазе строба 9З устанавливается в единицу выхода триггера переноса, и содержимое регистра остается неизменным. Если содержимое регистра минут равно 59, то при считывании регистра минут на выходе схемы детектирования логическая единица, и в регистре минут записывается нуль, а на выходе триггера переноса сохраняется нулевой уровень, что при нулевой фазе сигнала ф> вызывает изменение состояния

9 779967 10 ходом схемы детектирования и с выхо- мирователя сигналов управления, чедом задающего генератора, а выход рез который индикаторы подключены к

R6 -триггера переноса подключен к дешифратору, кроме того выход буфервкоду схемы.детектирования и к второму ного регистра соединен с входом дешифвходу сумматора, второй выход задаю- ратора. щего генератора подключен к входу гене- Ис точники информации, pampa импульсов опроса и к блоку син- принятые во внимание при экспертизе хронизации выходы которого подключены 1. Патент Франции N 2236220, к соответствуюшим входам синхрониза- кл Ci 04 С 3.7/00, опублик. 1975. ции схемы детектирования, РЬ -триг- lo 2. Патент США N. 3788058, . гера переноса, буферного регистра, фор- кл. 0 04 С 3/00, 3.974 (прототип).

779967

o(ÔÅ7)

1(- Е n)

0(4 Е и)

1("En)

0(4 En)

1(-En)

0(4 Ее)

1(- En)

0 (+Е

1(- En)

0(4 Еп)

1(-Ел)

О(+Еп)

1(Еюъ)

0(4 Ел)

1(-E n)

0(4 Ет

1(-E е) (сгпроо сю ыдамио)

9g (с юпроб Бу<рРреаго регистра) (С роХ триггеЮ> ра nepevocu)

9у (сглроо записи

Р Л ) (еиеиал оярооа

A рег истра селу а/ (сигнал алроса

48 региотрю миж т) у, (сигнал импе регистра с ага ) ф (строо схемы оетеитиро 80ниЯ) (сигал минималвнойединищю орем Рми) фиг.З

Заказ 9322/13 Тираж 482 Подписное.

BHHH flH Государственного комитета СССР но делам изобретений и открытий

113035, Москва; Ж 36, Раушская наб., д. 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Составитель В. Митряев

Редактор Т. Улыбина Техред Т.Маточка Корректор B Сннннкан