Устройство для обмена данными

Устройство для обмена данными

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистическик республик

< 779996 (61) Дополнительное к авт. свид-ву (22) Заявлено 06.10.77 (21) 2535695/18.24 с присоединением заявки,% (23) П риоритет (5 l ) M. Кл.

Гооударстеенный комитет сеср

G 06 F 3 04 оо аелам изобретений и открытий

Опубликовано 15.11.80. Бюллетень М 42

Дата опубликования описания 15.11,80 (53) УЛК 681.325 (088,8) (72) Автор изобретения

В. М. Емельянов (7l ) Заявитель рс ) (, у (54) УСТ ЮЙСТВО ДЛЯ ОБМЕНА ДАННЬПИИ!

Изобретение относится к области вычислительной техники и может быть использовано в системах сбора и обработки информации для

I обмена между прецессором вычислительной машины с периферийным устройством.

Известно устройство для обмена данными, содержащее схему логический операций, два регистра команд, регистр связи с процессором, блок обработки йнструкцнй, две схемы формирования адреса, две схемы модификации, схему

1О млекции, регистры данных, запросов, маски запросов, разрешения реализации запроса, дешифраторы кода операций, адреса устройства ввода-вывода, схему приоритета, шифратор адреса, выходные схемы и схемы объединения {1) 15

Недостаток этого устройства состоит в том, что оно требует больших затрат оборудования при его реализации.

Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство для обмена данными, содержащее первый регистр, первый выход которого соединен с первым входом второго регистI ра, блок управления, командный вход которого

2 является входом устройства, а первый эапускакнций выход соединен с первым входом первого коммутатора, блок сопряжения и блок приоритета, причем первый выход первсто коммутатора соединен со вторым входом второго регистра, первый выход которого соединен с первым входом первого регистра, группа входов и группа выходов первого регистра являются соответственно группой входов и группой выходов устройства, вход — выход блока сопряжения является входом — выходом устройства, кроме того, выход блока сопряжения соединен со входом первого коммутатора и со входом блока приоритета (21.

Недостаток такого устройства состоит в том, что оно имеет незначительное быстродействие, поскольку скорость обмена ограничивается скоростью наиболее медленного из двух обменивающихся данными абонентов.

Цель изобретения — повышение быстродей-, ствия.

Поставленная цель достигается тем, что в устройство обмена данными, содержащее первый регистр, первый выход которого соединен

3 77 с первым входом второго регистра, блок управления, командный вход которого является входом устройства, а первый запускаюmm выход соединен с первым входом перво.го коммутатора, блок сопряжения и блок приоритета, причем первый выход первого коммутатора соединен со вторым входом второго регистра, первый выход которого соединен с первым входом первого регистра, группа входов и группа выходов первого регистра является соответственно группой входов и группой выходов устройства, вход-выход блока сопряжения является входом-выходом устройства, введены блок памяти, второй и третий коммутаторы и синхронизатор, причем первый запускающий выход блока управления через синхронизатор соединен со вторым входом первого коммутатора, второй выход которого соединен со вторым входом первого регистра и с третьим входом второго регистра, второй выход которого соединен с первым входом третьего коммутатора, третий выход первого коммутатора соединен со вторым входом третьего коммутатора, вход-выход которого соединен с первым выходом — входом блока памяти, второй вход-выход блока памяти соединен с выходомвходом второго коммутатора, первый, второй входы и выход которого соединен соответствен. но с первым адресным выходом блока управленйя, со вторым выходом и третьим входом первого регистра, группа входов и группа выходов блока сопряжеттия соединены соответ-, ственно с группой выходов и группой входов второго регистра, первый вход, первый и второй" выходы блока сопряжения соединены соот- ветственно со вторым запускающим выходом и запросным входом блока управления и с четвертым входом второго регистра, второй адресный выход блока управления соединен с третьим входом третьего коммутатора, вход устройства и запросный выход блока управления через блок приоритета соединены с разрешающим входом блока управления; а выход окончания обмена блока управления является выходом устройства.

Структурная схема предлагаемого устройства представлетта на чертеже.

Устройство для обмена данными содержит коммутатор 1, регистр 2, блок приоритета 3, блок управления 4, блок 5 сопряженття, коммутатор 6, синхронизатор 7, регистр 8, блок 9 памяти, коммутатор 10. Позицйей -11 обозначен центральный процессор, позициями

12-14 вход устройства, выход устройства и вход-выход устройства. Входы и вьмоды блока управления обозначены следующим образом:

15 — командный вход, 16, 17 — первыи и второй запускающие выходы, 18, 19 — первый и второй адресные вьтходьт, 20 — запросный вы9996 4 ход, 21 — запросный вход, 22 — разрешающий вход, 23 — выход окончания обмена, Группа входов и выходов устройства имеют обозначения 24, 25 соответственно.

Устройство может работать в следующих режимах.

1. Ввод данных из центрального процессора .в периферийное устройство (на чертеже не показано).

2. Ввод данных из периферийного устройства в центральный процессор, 3. Самостоятельная работа центрального процессора -и периферийного устройся .т.

4. Совместное решение задачи периферийным . т5 устройством и центральным процессором.

Описание режимов работы, 1. Центральный процессор 11 формирует команду, которая поступает в блок управления 4 и блок приоритета 3, последний на основании анализа команды, выдает сигнал, разрешающий блоку управления 4 произвести обмен. Получив сигнал, он вырабатывает команду, поступающую на коммутатор 6, синхронизатор 7. Коммутатор

6 отключает от регистра 8 и регистра 2 синхронизирующую последовательность блока сопряжения 5 и центрального процессора 11 соответственно. Данные иэ центрального процессора 1 1 параллельным кодом переписываются в регистр

2. Блок управления 4 вырабатывает команду, которая поступает на коммутатор 6 и синхрони30 затор 7. По этой команде синхронизатор 7 вырабатывает синхронизирующую последовательность, а коммутатор 6 подключает эту последовательность к регистру 8 и,регистру 2, производит перезапись последовательным кодом иэ регистра 2 в регистр 8, из которого данные параллельным кодом переписывают в блок сопряжения 5.

2. Из блока сопряжения 5 поступает команда на обмен в блок управления 4.

Ю

На основании этого сигнала блок управле1:

1 йия 4 формирует команду, которая поступает в блок приоритета.3. На основании этой команды блок приоритета 3 дает разрешение на обмен данными, или ставит в очередь на оослуживание. После получения разрешения на обмен блок управления 4 вырабатывает команду, поступающую на коммутатор 6 и синхронизатор 7. Коммутатор 6 отключает от регистра 8 и регистра 2 синхрониэирующую последовательность блока сопряжения 5 и центрального процессора 11 соответственно, Данные из блока сопряжения S поступают параллельным кодом в регистр 8 по сигналу иэ

И блока управления 4, Этим же блоком вырабатывается команда, которая поступает на коммутатор б и синхронизатор 7. Па этой команде синхронизатор 7 вырабатывает синхронизирующую. последовательность, а коммутатор 6 подУстройство для обмена данными, содержащее первый регистр, первый выход которого соединен с первым входом второго регистра, блок управления, командный вход которого является входом устройства, а первый запускающий abtход соединен с первым входом первого коммутатора, блок сопряжения н блок приоритета, причем первый выход первого коммутатора соединен со вторым входом второго регистра, первый выход которого соединен с первым входом первого регистра, группа входов и группа выходов первого регистра является соответственно группой входов и группой выходов устройства, а вход-выход блока сопряжения является входом. выходом устройства, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия. оно содержит блок памяти, второй и третий коммутаторы и синхронизатор, причем первый за.пускающий выход блока управления через синхронизатор соединен со вторым входом первого коммутатора, второй выход которого соединен со вторым входом первого регистра и с третьим входом второго регистра, второй выход которого соединен с первым входом третьего коммутатора, третий выход первого коммутатора соединен со вторым входом третьего коммутатора, вход-выход которого соединен с первым выходом-входом блока памяти, второй вход-выход блока памяти соединен с выходомвходом второго коммутатора, первый, второй входы и выход которого соединены соответственно с первым адресным выходом блока управления, со вторым выходом и третьим входом первого регистра, группа входов и группа, выходов блока сопряжения соединены соответ- ственно с группой выходов и группой входов второго регистра, первый вход, первый и второй выходы блока сопряжения соединены соответственно со вторым запускающим выходом и запросным входоь» блока управления и с четвертым входом второго регистра, второй

5 77999 ключает эту последовательность к регистру 8 и регистру 2, производит перезались последовательным кодом из регистра 8 в регистр 2, из которого данные параллельным кодом переписываются в центральный процессор 11.

Данные из регистра 8 по команде из блока управления 4 могут записываться в блок памяти 9. В этом случае блок управления 4 вырабатывает команду, которая поступает на синхронизатор 7, коммутатор 6 н коммутатор 1, последний на основании этой команды определяет зону блока памяти 9, в которую записываются данные периферийного устройства, для последующего использования их центральным процессором 11. После окончания выдачи 15 данных блок сопряжения 5 выдает команду окончания выдачи данных в блок управления 4, который на основании этой команды прерывает работу синхронизатора 7, .коммутатора 6; Формирует команду, которая выдается в центральный процессор 11, она извещает об окончании обмена и зоне памяти, в которой записаны данные.

3. В этом режиме работают самостоятельно центральный процессор 11 и периферийное уст- ройство. Центральный процессор 11 выдает команду блоку управления 4 и блоку приоритета

3 на самостоятельную работу периферийного устройства, в этой команде содержатся и адреса зон блока .памяти 9, с которыми будет работать периферийное устройство. По команде блок управления 4 формирует команду, которую посылает в блок сопряжения 5, по этой же команде блок управления 4 посылает коман. ду в синхронизатор 7, коммутатор 6 и коммутатор 1. После прихода команды коммутатор 6 подключает синхронизируюшую последовательность, вырабатываемую синхронизатором 7 к регистру 8, и коммутатору 1. Данные из блока сопряжения 5 параллельным кодом переписываются в регистр 8, откуда они последовательным кодом вводятся в коммутатор 1,. для последующей записи в выделенную зону блока памяти 9, :Центральный процессор 11 ведет обмен данными с блоком памяти 9 через свой регистр

2; куда данные записываются параллельным кодом, коммутатор 10, куда данные из регистра поступают в последовательном коде выделенных зон блока памяти 9.

4. В этом режиме центральный процессор

11 подключает оборудование устройства обмена данными и периферийного устройства для решения сложной задачи.

Центральный процессор 11 выдает команду в блок приоритета 3, который по этой коман55 де прерывает работу периферийного устройства через блок управления 4. ЦентральнМм процессором 1i вырабатывается команда для блока управления 4, содержащая информацию о ре6 6 шаемой задаче и номера зон блока памяти 9, которые используются при этом. Дальнейшая работа проходит подобно режимам.3,1.

Таким образом, изобретение позволяет noBbIcBTs быстродействие за счет совмещения работы обменивающихся данными абонентов.

В связи с этим, увеличится число задач, решаемых системой, при уменьшении количества необходимых для этого команд и сокрашения времени. Все это позволяет гибко и быстро распределять ресурсы памяти и оборудованМя в зависимости от решаемой задачи обмена, подключать периферийное устройство к решению задач центрального. йроцессора,дает непосредственный выход периферийному устройству к блоку памяти.

Формула изобретения

779996

7 адресно выход блока управления соединен c"òðåòüèM входом третьего коммутатора, вход устройства и запросный выход блока управления через блок приоритета соединены с раэреша юп1им входом блока управления, а выход окончания обмена блока управления явяяется выходом устройства.

Источники информации, принятые во внимание прн экспертизе

1. Авторское свидетельство СССР N 495659, кл. G 06 F 3!04, 1975.

2. Авторское свидетельство СССР Р 490115, кл. G 06 F 3/04, 1975, I

Составитель Ф. Шагиахметов

Вдактор Н, Каменская Техред С. Мигунова Корректор М нигула

Заказ 9325/14 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раутпская наб., д. 4/5

О

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4