Преобразователь двоичных чисел в двоично-десятичные

Преобразователь двоичных чисел в двоично-десятичные

Иллюстрации

Показать все

Реферат

 

.\

О П И С А Н И Е,779999

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 02.0278 (21) 2576404/18-24 с присоединением заявки М (23) Приоритет (51)М. Кл.

5 06 F 5/02

Йюю 1арстеенный комитет

CCCP аю дюлак изобретений н ютхрытий

Опубликовано 15.11.80, Бюллетень Рй 42

Дата опубликования описания 15.11.80 (53) УДK 681.325, (088.8) (72) Авторы изобретения

В. Ф. Вакуров, А. Х. Мардер и Е, И. Ольштейн (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНЫХ ЧИСЕЛ

В ДВОИЧНΠ— ДЕСЯТИЧНЫЕ

1!зобретение относится к области автоматики и вычислительной техники и может быть исполь-. зовано при построении двоично-десятичных преобразователей.

Известен преобразователь двоичных чисел в

S двоично-десятичные (1), содержащий группу элементов И, шифратор эквивалентов,.накопи. тельный сумматор и распределитель импульсов.

Недостаток этого преобразователя состоит в низком быстродействии, связанном с последовательной обработкой разрядов, Наиболее близким решением данной задачи по технической сущности и схемному решению является преобразователь двоичных чисел в двоично-десятичные (2), содержащий элементы И, пер1S вые входы которых соединены с входами соответствукнцих разрядов входного кода, двоичнодесятичный шифратор, входы которого соединены свыходами элементов И,,элементы ИЛИ, тетйады двоично-десятичного сумматора, входы которых соединены с выходами соответствующих элементов ИЛИ, первые входы которых соединены с соответствующими выходами двоично-десятичного шифратора, блоки коррекции, информационные входы которых соединены с соответствующими выходами тетрад двоично-десятичного сумматора, распределитель импульсов, вход которого соединен с управляющими входами блоков коррекции и с тактовым входом преобразователя.

Недостаток этого преобразователя так же состоит в относительно низком быстродействии, связанном с возможностью многократного возникновения межтетрадного переноса.

Целью изобретения является увеличение быстродействия при упрощении устройства.

Поставленная цель достигается тем, что в преобразователе двоичных чисел в двончно-десятичные, содержащем элементы И, первые входы которых соединены с входами соответствующих разрядов входного кода, двоично-десятичный шифратор, входы которого соединены с выхода-! ми элементов И, элементы ИЛИ, тетрады двоично-десятичного сумматора, входы которых соединены с выходами соответствующих элементов

ИЛИ, первые входы которых соединены с соответствующими выходами двоично-десятичного шифратора, блоки коррекции, информационные входы которых соединены с соответствующими

3 77 выходами тетрад двоично-десятичного сумматора, распределитель импульсов, вход которого соединен с управляющими входами блоков коррекции и с тактовым входом преобразователя, выходы распределителя импульсов соединены со вторыми входами с первого о одиннадцатый элементов И, причем первый выход распределителя импульсов соединен со вторыми входами четвертого элемента И, второй выход распределителя. импульсов соединен со вторыми входами второго, третьего и.пятого элементов И, третий выход распределителя импульсов соединен со вторыми входами первого и шестого элементов И, четвертый выход распределителя импульсов соединен со вторыми входами седьмого и восьмого элементов

И, пятый выход распределителя импульсов соединен со вторыми входами девятого, десятого и одиннадцатого элементов И, причем для любого числа разрядов преобразуемого числа связи выходов распределителя импульсов со вторыми входами элементов И соотношением P + P. 62, ! j+ " где: Р; - межтетрадный перенос в двоично-десятичном сумматоре, i — номер выхода распределителя импульсов, а выход каждого блока коррекции через элементы ИЛИ соединен со входами второго и третьего разрядов соответствующей тетрады двоично-десятичного сумматора и со входом младшего разряда соседней старшей тетрады.

На чертеже представлена функциональная схема устройства.

Оно содержит выходы 1-5 распределителя импульсов 6, элементы И 7 — 7 ввода разрядов

1 с первого по одиннадцатый входного числа с

3 11 весами 2 ... 2 соответственно, выходы 8 преобразователя, двоично-десятичный шифратор 9, входы 10 двоичного числа, элементы ИЛИ 11„— 1>, 1„, вход 12 тактовых импульсов, тетрады 13„— 134 двоично-десятичного сумматора, блоки коррекции 14„— 14, вход 15 импульса начала преобразования.

Каждый такт преобразования состоит из двух полутактов. В первом полутакте (в течение тактового импульса) производится ввод числа, запись его в сумматор, выявление коррекции и переносов схемами коррекции. Во втором полутакте (в течение паузы между тактовыми импульсами) цроизводится коррекция числа записанного в сумматоре.

Преобразование происходит следующим образом. По входу 15 в устройство поступает импульс начала преобразования, запускающий в распределитель 6 импульсов, который формирует пять импульсов опроса, последовательно возникающих на его выходах. При возникновении первого импульса на выходе распределителя импульсов 6 открываются три элемента

И 79, $() 7), соответствующие разрядам 29

2 О 2"". Единицы со входов 10 этих разрядов, Каждый столбец таблицы соответствует какому-либо входу сумматора. Числа, стоящие в одном столбце, должны подаваться в сумматор в разные такты, Из таблицы видно, что для 12-разрядного числа минимально возможное число тактов — пять.

Другая особенность предлагаемого преобраэо45 вателя заключается в следующем: если в процессе преобразования в каком-то такте перенос равен двум, то в следующем такте перенос в данной тетраде отсутствует; это позволяет распространять перенос, равный двум, эа

SO два такта преобразования без усложнения устройства.

В табл. 2 в качестве примера, поясняющего особенности работы преобразователя, расписано

Ss по полутактам преобразование числа 2558.

2558 — (2048) +(256+128)+ (64+2) +(32+8+4)+

+(16)=(2 )+(2 + 2 )+(2 + 2 )+ (2 + 2 + 2 1

+(2 ).

9999 4 если они имеются, поступают в двоично-десятичный шифратор 9, и сигналы с соответствующих выходов шифратора через элементы ИЛИ 11 подаются на входы тетрад двоично-десятичного сумматора 13. В этом же полутакте цроисходит выявление корректен и переносов блоками коррекции 14„— 14, которые формируют и запоминают сигнал коррекции, если число, записанное в соответствующей тетраде сумматора больше ,а или ра но десяти. с

Блок коррекции реализует логическую функцию.

К = (S V S4) QY P, где . S, $4. S8 — выходы 2, 2, 2 тетрады

15 соответственно;

P — выход переноса тетрады;

К вЂ” сигнал коррекции.

Коррекции суммы и сложения переносов в первом полутакте не происходит, поэтому

20 сигнал коррекции запоминается до начала полутакта коррекции.

Коррекция суммы и сложение переносов осуществляется добавлением числа шесть (0110) к содержимому тетрады суммэтора,.и добав25 лением единицы переноса к содержимому следующей старшей тетрады. Выявление коррекции и переносов в полутакте коррекции не происходит.

На этом заканчивается первый такт преобразО зования. В оставшиеся четыре такта преобразователь действует аналогично, Предлагаемая группировка входных информационных шин исключает одновременную подачу двух сигналов на один вход сумматора.

Распределение весов двоично-десятичного кода по разрядам двоичного кода приведено в табл. 1.

5 779999 6

В скобках заключены числа, вводимые в одном числа сгруппированы таким образом, что в . такте. третьем такте в младшую тетраду сумматора

В приведенном примере во втором н чет- вводится число 6 (0110). Добавление этого чисвертом тактах в первой тетраде перенос равен ла не изменит коррекцию. Механизм переноса двум. К началу второго такта в младшей тет -" двойки в четвертом — пятом тактах аналогичен.

5 раде сумматора записано число 8 (1000), во Такой механизм позволяет избежать создания втором такте вводится еще 14 (1110); при специальных цепей переноса двойки, что угрощаэтом в тетраде образуется число 6 (0110) и ет преобразователь. формируется единица переноса. В полутакте коррекции к содержимому тетрады добавляется © Таким образом, предлагаемое устройство еше число 6 (0110) от блока коррекции, и K преобразует 12-разрядные двоичные числа в началу третьего такта в младшей тетраде сумма- двоично-десятичные за 10 полутактов в отличие

dopa записано число 12 (1100). Это число от прототипа, где такое преобразование потревновь вызовет коррекцию и перенос, но уже . будт 15 полутактов, то есть быстродействие в третьем такте. Входные разряды двоичного у5 преобразователя возрастает в 1,5 раза.

Таблица 1

Весы двоично-десятичного кода

Разряды двоичного кода

2 4 8 10 20 40 80 100 200 400 800 1000 2000

Э «

16

l0 20

128

10

256

512

1024

1000

2048

Таблица 2

Такт.

Полутакт

l 11

II тетрада

111 тетрада

I V тетрада пере- вводимое сумма еренос число ос пере- вводимое сумма нос число вводимое(сумма вводимое сумма чи чо число

1 1

Сложение чисел 0010 0010

0000 0000 0 0100 0100 0 1000 1000 0

Коррекция суммы 0000 0010

0000 0000 0 0000 0100 0 0000 1000 0

Сложение чисел 0000 0010

0110 1

00ll 001 1 0 Olll 1011 l 1110

779999

Продолжение табл. 2

I тетрада;! тет ада

Такт

П! V тетрада!!! тетрада олутакт вводимое сумма число вводимое сумма пере-вводимое сумма число нос число пере- вводимое сумма перенос число нос

2-Коррекция суммы

0000 0010 0001 0100 0 0111 0010 0 0110

1100 0

Сложение чисел

".-Коррекция суммы

ОООО 0010 ОООО 0100 0 0110 1000 0 0110

0010 1

0001 1001 0 0110

0000 0010 0000 0100 0

1000 0

Сложение чисел

0000 0010 0000 0100 0 0011 1100 -1 1110 ., 0110 1

Коррекция суммы 0000 0010 0001 0101 0 0111 0011 0 0110

1100 0

Сложение . чисел 0000 0010 0000. 0101 0 0001 0100 0 0110, 0010 1

Коррекция суммы 0000 0010 0000 0101 0 0001 0101 / 0 0110 1000 0

Формула изобретения

Преобразователь двоичных чисел в. двоичнодесятичные, содержащий элементы И, первые входы которых соединены с входами соответ- ствующих разрядов входного кода, двоичнодесятичный шифратор, входы которого соединены с выходами элементов И, элементы ИЛИ, тетрады двоично-десяти шого сумматора, входы которых соединены с выходами соответствующих элементов, ИЛИ, первые входы которых соединены с соответствующими выходами двоично-десятичного шифратора, блоки коррекции, информационные входы которых соединены с соответствуюшими выходами тетрад двоичнодесятичного сумматора, распределитель импульсов, вход которого соединен с управляющими входами блоков короекции и с тактовым входом преобразователя, отличающийся тем, что, с целью увеличения быстродействия прн упрощении устройства, в нем выходы рас пределителя импульсов соедннены " со вторыми входами с первого по одиннадцатый элементов . И, причем первый выход распределйтеля импульсов соединен со вторым входом четвертого элемента И, второй выход распределителя импульсов соединен со вторыми входами второго, третьего и пятого элементов И, третий выход распределителя импульсов соединен со вторыми входами первого и шестого элементов И, четвертый выход распределителя импульсов соединен со вторыми входами седьмого и восьмого элементов И, пятый выход распределителя импуль35 сов соединен .со вторыми входами девятого, десятого и.одиннадцатого элементов И, причем

;для любого числа разрядов преобразуемого числа связи выходов распределителя импульсов со вторыми входами элементов И определяются соотношением Р!+ Р.! «2, где P; — межгетрадный перенос в двоично-десятичном сумматоре, ! — номер выхода распределителя импульсов, а выход каждого блока коррекции через элементы ИЛИ соединен со входами второго и третьего разрядов соответствующей тетради двоично-десятичного сумматора и со входом младшего разряда соседней старшей тетрады.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР У 393739, кл. G 06 F5/02,,10,03,73.

2. Авторское свидетельство СССР по заявке

N4 1998363, кл. G 06 F 5/02, 15.02.74.

779999

/О

Ф

Составитель И. Аршавский

Техред Ж. Кастелевич . Корректор М. Вигула

Редактор Н. Коляда

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 9325/14 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5