Арифметическое устройство

Арифметическое устройство

Иллюстрации

Показать все

Реферат

 

(72) Автор изобретения

О.A.Титов (71) Заявитель

Рязанский радиотехнический институт (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и предназначено для выполнения арифметических операций специализированными цифровыми вычислительными машинами. 5

Известно арифметическое устройство (1), содержащее сумматоры-вычитатели, регистры сдвига, группы элементов И, блок памяти и блок управления. 10

Устройство предназначено для вычисления некоторых прямых и обратных тригонометрических функций —, синуса, косинуса, арктангенса, а также выполнения операции умножения и деления двух двоичных чисел.

Недостатком этого устройства является невозможность вычисления функций тангенса и котангенса.

Наиболее близким техническим ре- 20 шением к предлагаемому является устройство 2), содержащее первый, второй и третьей сумматоры-вычитатели, два (первый и второй) регистра сдвига, группу элементов И, блок в памя- 25 ти.

Недостатком этого. устройства является низкое быстродействие при реализации всех операций, находящихся в наборе выполняемых операций и функций. Например, для выполнения множительно-делительной операции вида: dac/Ü используется следуищий алгоритм вычисления:

Ъ Ъ+g Ъ 2 ", Ь„- а> (О о . °

С ° =С.+g. С Х; С„л(3; (2Ë

1 О где направление итерационного процесса определяется оператором:

+1, если Ь. а

-1, если Ь;„уа„;

"останов", если Ь; „=а„; (Я

При рассмотрении формул (1)-(3) очевидно, что итерации для которых

4„=-1 становятся излишними. При реализации тригонометрических функций используется алгоритм псевдовраще- ния вектора:

-(3-2) (4 х„. =х1 - ф. у„. т 2, 1

+1, приу 1т0

,= -1, р д „e

"останов" при ф, =0 .. 0) т,-в- )lp; (в1

780004

Для итератинного процесса, описанного формулами (4)-(8), тоже ха рактерна итеративная избыточность, то есть те итерации, для которых („=-,1"являются излишними:, так как для отработки аргумента <„ можно пользоваться только теми угловыми константами („ ; которые не превышают B„.. Аналогйчные рассуждения распространяются и на реализацию функций arctg Z u arcctg Z. Для функции

arcsin х, arccos х это обстоятель- 10 ство усугубляется также тем, что вектор в каждой выполняемой итерации необходимо вращать дважды. Кроме "тбгб, в качестве "сдвигающих элеМентов для выполнения операции у. 2 1$ или х.„26 ")использование регистров .сдвига нецелесообразно, так как на последних итерациях, когда l n, на однотактном регистре сдвига тратит" " "ся ocTаточно много времечки.

Целью изобретения является повышение быстродействия устройства. -1 .Л 19 НА„, А = О; (44) номер итерации, как видно из (9)-(14),1) является подмножеством множества i, Число b вводится в первый регистр 2, с — во второй регистр

6, а число а — в сумматор-нычитатель 11. При этом на четвертый вход устройства 16 подается низкий потенциал, что янляется признаком вйполнения множительно-делительной операции. Затем на третий вход 9 устройства подается число Ь, третий сумматор-нычитатель 11 находится в режыме. вычитания, в результате форми- руется разность а-Ь, по знаку которой все три сумматора-нычитателя переводятся в режимы согласно формулам (9)-(11). Через сдвигатели 13 и 14,формируются числа bo. 2(1" М с 2 9""соответственно. Результат о выполнения множительно-делительной операции формируется в сумматоревычитателе 7 и поступает на второй

О выход устройства 8.

При выполнении операции деления двух чисел вида d=a/Ь или 0=c/Ь н качестве сомножителя с или а соответственно вводится единица. Выход нительно введены первый и второй сднигатели, элемент HE и дешифратор, причем первый вход дешифратора соеди- 40 нен с "выходом второго сумматора-нычитателя, второй вход деши)ратора co"

" сумматора--вычитателя, выход знакового разряда которого подключен к уп- 45

" фанляйй им"входам первого, второго и

Поставленная цель достигается тем, что в арифметическое устройст- во, содержащее первый, второй и третий. сумматоры-вычитатели, блок памяти, первый н нторой регистры, группу элементов И, причем первый вход устройства соединен с входом первого регистра и с выходом первого сум матора-нычитателя и первым выходом устройства, второй вход устройства " "соединен с входом второго регистра и с выходом второго сумматора-вычитателя и вторым выходом устройства, третий вход устройства соединен с выходом блока памяти и с входом тре " тЬего""суйматора-нычитателя, дополединен с"первым выходом третьего третьего сумматоров-вычитателей, первый й1."бд"первого сумматора-вычитате " ля йодключей к выходу первого"ре-" гйстра и- x axon первого сдвигателя,.

-" выход которого подключен к второму вхо- . ду" второго сумматора-вычитателя, перйый вход- которого соединен с выходом

"" Ътброго регистра и с входом нторого

"сдвйгателя, выход которого подключен к второму входу первого сумматора"нычитателя, управляющие входы перного и второго сдвигателей соединены с выходом дешифратора и с первыми входами группы элементов И, вторые

" входыы"которых соединены с четнертым входом устройства и с входои элемента НЕ, выход которого подключен к третьему входу дешифратора, выходы"группы элементов И подключены к входу блока памяти, выход третьего сумматора-вычитателя соединен с третьим выходом устройства.

На черТеже представлена структурная схема предлагаемого арифметического устройства, содержащего первый вход устройства 1, первый регистр

2, первый сумматор-вычитатель 3 первый выход устройства 4, второй вход устройства 5, второй регистр

6, второй сумматор-нычитатель 7, второй выход устройства 8, третий вход устройства 9, блок 10 памяти, третий сумматор-вычитатель 11, дешифратор

12, первый и второй сдвигатели 13 и 14, группу схем И 1 5, четвертый вход устройства 16, элемент HE 17, третий выход устройства 18.

В устройстве для реализации множительно-делительной .операции используется следующий алгоритм:

С, +,1 = С )+ о Со 2

+ ь -(Qq><) (4о)

Направление итерационного процесса определяется оператором:

= ЯР)1 (Ф„-ао1; (11)

Число 0,1 равняетс(1 тем i, которые составляют код числа b. иэ степеней ао и

Ь„ - Е, „. 1о 2 -,„,)

Коэффициент сА„. 6 (0,1) указывает на принадлежность или непринадлежность а .2 " в числе b .. о

Ф.р -4); (») 780004 о= э Я и Чо, ОФ

Формула изобретения

Арифметическое устройство, содержащее первый, второй и третий сумматоры-выччтатели, блок памяти, пер-. вый и второй регистры, группу элементов И, причем первый вход устройства соединен с входом первого регистра и с выходом первого сумматора-вычитателя и первым выходом устройства, второй вход устройства соединен с входом второго регистра и с выходом второго сумматора- вычитателя и вторым выходом устройства, третий вход устройства соединен с выходом блока памяти и с входом третьего сумматора-вычитателя, о т л и ч аю щ е е с я тем, что, с целью увеличения быстродействия арифметического устройства путем сокращения числа итераций, в него введены первый и второй сдвигатели, элемент НЕ и дешифратор, причем первый вход дешифратора соединен с выходом второго сумматора-вычитателя, второй вход дешифратора соединен с первым выходом третьего сумматора-вычитателя, выход знакового разряда. которого подключен к управляющим входам первого, второго и третьего сумматоров-вычитателей, первый вход первого сумматора-вычитателя подключен к выходу первого регистра и к входу первого сдвигателя, выход которого подключен к второму входу второго сумматора-вычитателя, первый вход которого соединен с выходом второго регистра и с входом второго сдвигателя, выход которого подключен к второму входу первого сумматора-вычитателя., управляющие входы первого и второго сдвигателей соединены с выходом дешифратора и с первыми входами группы элементов И, вторые входы которых соединены с четвертым входом устройства и с входом элемента

НЕ, выход которого подключен к третьему входу дешифратора, выходы группы элементов И подключены к входу блока памяти, выход третьего сумма40 дешифратора 12 с номером ру возбуждается на основе решения уравнения (12).

Вычисление тригонометрических функций основано на соотношениях

К) =Х,- (Ч "" Ю) (Я . ) °

Ч„) =Ч, - (х „> 2 (.() )+1 +V о Ою i направление итерационного процесса определяется оператором:

g =Big п (9-B); (а) где Ч вЂ” аргумент прямых тригономет- t5 рических функций, который необходимо вычислить;

8 — аргумент, который остался в третьем сумматоре-вычитателе 11 от предыдущего вычи- 20 сления.

По формуле (18) производится определение направления итерационного процесса прямых тригонометрических функций, по ФоРмУле (19) определяется направление итерационного процесса для вычисления обратных,тригонометрических функций. Число О,) для вычисления прямых тригонометрических функций определяется по формуле: О М: Я" (2 О) -4 г -n L,й („, a.=O. (И (-.о

= ., А )„, (22) .

3S где ф - аргументная разность. Число р„)для вычисления обратных тригоно- метрических функций определяется по формулам (20), (21), тогда как коэффициенты определяются из (22), Ч = )

Е,й„.

При вычислении обратных тригонометрическиХ функций на четвертый вход устройства 16 подается низкий . 45 потенциал, при вычислении прямых тригонометрических функций на четвертый вход устройства 16 подается высокий потенциал.

Вычисление прямых тригонометричес- 50 ких функций начинается с того, что в регистре 2 и 6 находятся значения функций косинуса и синуса от аргумента Q, значение которого находит ретьем cyMMaToPe BbPLHTaTe e 55

11. Код аргумента Ч подается в сумматор-вычитатель 11, где и происходит формирование разности (9- 6), по знаку которого сумматоры-вычитатели 3, 7, 11 переводятся в режим, соответствующими формулам (15) †(17). d0

Дешифратор 12 определяет число,ц, т.е. на его выходе появляется сиг-. нал, который вызывает выборку соот-. ветствующей (,<„ угловой константы иэ постоянного запоминающего устройства 65

8 и одновременно с этим передачу чисел х,) и у) из регистров 2 и 6 в сумматоры-вычитатели 7 и 3 со сдвигом на,д разрядов вправо. В сумматоревычитателе 11 вновь получается аргументная разность (<-8-P ), код которой дешифратор 12 расшифровывает, определяет Q соответствующие этой разности, и весь процесс повторяется до тех пор, пока аргументная разность „) не станет равной нулю.

Эффективность изобретения заключается в увеличении быстродействия арифметического устройства путем сокращения числа итераций при вычислении функций.

780004

Составитель В.Венцель

Техред М.Рейвес

Корректор М.Коста

Редактор Л.Морозова

Заказ 93 7 15 Тираж 5 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 тора-вйчитателя соединен с третьим выходом устройства.

Источники информации, принятые во -внимание при экспертизе

1. Авторское свидетельство СССР

9.234753, кл. G 06 F 7/38, 1967.

2. Авторское свидетельство СССР

9 526891, кл. G 06 F 7/38, 1974 (прототип).