Устройство для преобразования кодов с одного языка на другой

Устройство для преобразования кодов с одного языка на другой

Иллюстрации

Показать все

Реферат

 

с присоединением заявки ИФG 06 F 15/38

Государственный комитет

СССР по делам изобретений и открыти и (23) Приоритет

Опубликовано 15,1180. бюллетень HP 42

Дата опубликования описания 18. 11. 80 (53) УДК 681.

325(088 8} (72) Авторы изобретения

В. А. Бородаев, Ю. B. Трудов и Э. П. Чернаков

Р1) Заявитель (54} УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДОВ

С ОДНОГО ЯЗЫКА НА ДРУГОЙ

Данное устройство позволяет сопоставить входному слову эквивалентную последовательность выходных слов, Я требует наличия одного блока памяти и обеспечивает выбор эквивалентной последовательности слов, расположенных в разных местах блока памяти.

Основной недостаток этого устройЗр ства состоит в том, что для размещеf

Изобретение относится к области вычислительной техники и может быть использовано при создании быстродействующих операционных систем обработки информации.

Известно устройство }1), содержащее регистры приема и выдачи, два блока памяти, дешифратор, элементы И;

В этом устройстве производится сравнение входного слова со словами, записанными в первом блоке памяти, и воспроизводится эквивалентное ему слово из второго блока памяти.

Основным недостатком этого устройства является необходимость использования двух блоков памяти, что существенно усложняет устройство и повышает его стоимость. Кроме того, невозможность сопоставления входному слову не только эквивалентного слова, но и эквивалентной последовательности слов сужает область применения указанного устройства.

Известно устройство (2), содержащее блок памяти, регистры приема и выдачи, дешифратор, элементы И. Оно позволяет сопоставить входному слову эквивалентную последовательность .выходных слов и требует наличия одного блока памяти.

Основной недостаток этого устройства состоит в том, что оно не поз,воляет выбирать эквивалентные после-довательности, расположенные в раз$ ных местах блока памяти . Это приводит к усложнению блока памяти и к ограничению области применения устройства.

Из известных устройств наиболее

3Q близким по технической сущности к изобретению является устройство (3), содержащее регистр приема с группой элементов ИЛИ иа входе, вхотат которых подключены к выходам первой и второй групп элементов И, дешифратор, соединенный входами с ,"выходами регистра приема, а выходами= с входами блока памяти, выходы кото рого подключены к входам регистра

2р выдачи.

780011 ния управляющих слов, сопровождающих каждое слово в эквивалентной по,следовательности и представляющих собой адрес следующего слова в этой последовательности, используется значительный объем памяти. Это увеличивает расход оборудования, снижает эффективность работы устройства, Целью изобретения является экономия оборудования путем сокращения объема памяти, занятого служеб ной информацией.

Поставленная цель достигается тем, что устройство для преобразования кодов с одного языка на другой, содержащее регистр приема; входы которого соединены с выходами группы 15 элементов ИЛИ, первый вход каждого .элемента ИЛИ соединен.,с выходом соответствующего элемента.И первой группы, первые входы элементов И первой группы являются входами уст- ЗЪ ройства, второй вход каждого элемента ИЛИ соединен с выходом соответствующего элемента И второй группы, выходы регистра приема через дешиф-.. ратор подключены к адресным входам блока памяти, выходы которого соединены соответственно с входами регистра выдачи, содержит два дополнительных разряда в регистре выдачи два элемента И, третью группу элементов И, выходы которых являются выходами устройства, первые входы элементов И второй и третьей групп подключены соответственно к выходам регистра выдачи, вторые входы элементов И второй группы подключены к прямому выходу первого дополнительного разряда регистра выдачи, инверсный выход которого соединен с вторыми. входами элементов И третьей группы и с первыми входами щ первого и второго элементов И, вторые входы которых соединены соответственно с прямым и инверсным выходами второго дополнительного разряда регистра выдачи, выход первого элемента И подключен к суммирующему входу регистра приема, выход второго элемента И соединен с вторыми входами элементов И первой группы, входы дополнительных разрядов регистра

S0 выдачи подключены соответственно к управляющим выходам блока памяти .

Кроме того, в устройстве каждая ячейка блока памяти содержит два дополнительных разряда, выходы которых являются управляющими выходами блока 55 памяти.

Схема устройства представлена на чертеже.

Устройство содержит регистр 1 приема; группа 2 элементов ИЛИ, грУп- ц) пы элементов И 3, 4, дешифратор 5, блок 6 памяти, регистр 7 выдачи, группа элементов И 8, дополнительный разряд 9 регистра выдачи, элементы

И 10, 11, дополнительный разряд 12 регистра выдачи, входы 13 устройства, дополнительные разряды 14,.

15 ячейки блока памяти, выходы 1Б устройства.

В дополнительных рязрядах каждой ячейки блока памяти могут быть записаны комбинации следующих сигна- лов:

00 — конец эквивалентной последовательности;

01 - очередное слово эквивалентной последовательности находится в следующей ячейке памяти;

10 - выбранное слово есть адрес ячейки, где записано очередное слово эквивалентной последовательности»

Работает устройство следующим образом.

В общем случае в исходном состоянии на регистре 1 приема находится адрес последнего слова предыдущей .эквивалентной последовательности, дополнительные разряды 9, 12 регистра" выдачи 7 находятся в нулевом состоянии. Единичный сигнал с инверсного выхода первого дополнительного разряда 9 регистра 7 выдачи поступает на входы элементов И третьей группы 8 и разрешает прохождение сигналов последнего слова эквивалентной последовательности с регистра 7 выцачи на выход устройства. Одновременно этот же сигнал поступает на входы элементов И 10, 11. Элемент

И 10 закрыт по второму входу нулевым сигналом с прямого выхода дополнительного разряда 12 регистра 7 выдачи. Элемент И 11 открыт по второму входу единичным сигналом с инверсного выхода дополнительного разряда

12 регистра 7 выдачи, Едичный сигнал с выхода элемента И 11 поступает на входы элементов И первой группы 3 и разрешает прием входного слова с входов 13 устройства через элементы И первой группы 3 и группу элементов ИЛИ 2 в регистр 1 приема.

Выходные сигналы регистра приема 1 поступают на дешифратор 5, на одном из выходов которого в соответствии с кодом на регистре 1 приема формируется единичный сигнал. Единичный сигнал с выхода дешифратора 5 пос тупает в блок о памяти и осуществляет считывание первого слова очередной эквивалентной последовательности в регистр 7 выдачи. При этом одновременно осуществляется считывание, содержимого, дополнительных разрядов 14 и 15 избранной ячейки в дополнительные разряды 9 и 12 регистра 7 выдачи. Дальнейшая работа схемы зависит от состояния дополнительных разрядов 9 и 12 регистра

7 выдачи °

Если оба дополнительных разряда, 9 и 12 находятся в нулевом состоянии, то это означает, что эквива780011 лениная последовательность состоит из одного слова и дальнейшая работа устройства аналогична описанной.

Если первый дополнительный разряд

9 находится в нулевом состоянии, а второй 12 — в единичном, то это значит, что следующее слово эквивалентной последовательности записано в ячейке блока памяти, адрес которой на единицу больше адреса предыдущего слова эквивалентной последовательности. В этом случае единич-. ный сигнал с инверсного выхода до-. полнительного разряда 9 регистра

7 выданьи, поступая на входы элементов И 8 третьей группы, по-прежнему разрешает прохождение сигналов с регистра 7 выдачи на выход устройства.

Одновременно этот же сигнал поступает на вход элемента И 10, на второй вход которого поступает единичный сигнал. с прямого выхода дополнительного разряда 12 регистра 7 выдачи, и на вход элемента И 11, на другой вход которого поступает нулевой сигнал с .инверсного выхода дополнительного разряда 12 регистра 7 выдачи.

Нулевой сигнал с выхода элемента

И 11 поступает на входы первой группы элементов И 3 и запрещает прием очередного слова на регистр 1 приема, Единичный сигнал с выхода элемента И 10 поступает на суммирующий вход регистра 1 приема и увеличивает его содержимое на единицу, вследствие чего на выходе дешифратора 5 формируется единичный сигнал на следующей выходной шине. Этот сигнал, поступает на вход блока 6 памяти и .осуществляет считывание очередного слова эквивалентной последовательности из последующей ячейки памяти в регистр 7 выдачи. так осуществляется считывание слов эквивалентной последовательности, расположенных в ячейках памяти, следующих друг за другом.

Если в результате считывания оче-, редного слова дополнительный разряд

9 регистра 7 выдачи находится в единичном состоянии, а дополнительный разряд 12 в нулевом состоянии, то это значит, что считанное слово в регистре 7 выдачи является адресом очередного слова эквивалентной последовательности. В этом случае ну левой сигнал с инверсного выхода дополнительного разряда 9 регистра выдачи, поступая на входы элементов

И 8 третьей группы и элементов И 10, 11, запрещает формирование единичных сигналов на выходах указанных эле. ментов. Единичный сигнал с прямого выхода дополнительного разряда 9 регистра 7 выдачи пос-. тупает на входы элементов И

4 второй группы и разрешает поступление сигналов считанного кода

1. Устройство,цля преобразования кодов с одного языка на другой, содержащее регистр приема, входы которого соединены с выходами группы элементов ИЛИ, первый вход каждого элемента ИЛИ соединен с выходом соответствующего элемента И первой группы, первые входы элементов И первой группы являются входа40 ми устройства, второй вход каждого элемента ИЛИ соединен с выходом соответствующего элемента И, второй группы, выходы регистра приема через дешифратор подключены к адресным

4 входам блока памяти, выходы которого соединены соответственно с входами регистра выдачи, о т л и ч а ю— щ е е с я тем, что, с целью экономии оборудования, оно содержит два

® дополнительных разряда в регистре выдачи, два элемента И, третью группу элементов И, выходы которых являются выходами устройства, первые входы элементов И второй и третьей групп подключены соответственно к 5 выходам регистра выдачи, вторые входы элементов И второй группы подключены к прямому выходу первого дополнительного разряда регистра выдачи, инверсный выход которого

d0

5

25 с регистра 7 выдачи через группу элементов И 4 и группу элементов

ИЛИ 2 на вход регистра 1 приема.

Далее работа устройства аналогична описанной. Если оба дополнительных разряда 9 и 12 регистра 7 выдачи находятся в единичном состоянии, то устройство функционирует так же, как и при единичном состоянии первого 9 и нулевом состоянии второго

12 дополнительных разрядов регистра

7 выдачи.

Из описания работы устройства мож но заметить, что адрес очередного слова эквивалентной последовательности определяется содержимым ячейкй в дополнительных разрядах которой записана комбинация 1 О. Это содержимое может быть любым, чем обеспечивается-возможность выбора слов эквивалентной последовательности, расположенных в ячейках с любой последовательностью адресов. При этом в устройстве анализируется лишь два дополнительных разряда, которые управляют работой групп элементов И.

Это позволяет уменьшить используемое для записи адресов количество ячеек блока памяти.

Формула изобретения соединен с вторыми входами элементов

И. третьей группы и с первыми входами первого и второго элементов И вторые входы которых -соединены соответственно с прямым и инверсным. выходами второго дополнительного разряда регистр,выдачи, щ иод .-pep- рых являются урравляющими выходами вого элемента И ЪдИочеи к.сум ..; блока памяти. мирующему входу регистра приема, выход второго элемента И соединен с, Источники инФормации, вторыми входами элементов И первой, .принйтые во внимание при экспертизе группы, входы дополнительных разря, 1. Опубликованная заявка Велидов регистра выдачи подключены со 3» кобритании 9 1448211, кл,С 06 Г 15/38. ответственно к управляющим выходам 2. Авторское свидетельство СССР блока памяти. по заявке В 2478391/18-24, 2. Устройство по п. 1, о т л и- кл. 6 06 F 15/38, 1977. ч а ю щ е е с я тем, что каждая 3. Авторское свидетельство сссР ячейка блока памяти содержит два 10 по заявке Ф 2564233/18-24, дополнительнйхразряда, выходы кото- кл. G 06 F 15/38, 1978.

Составитель А ° геренов

Редакто Л. Морозоза Заказ 1Н.Граб Ко екто .Л. Иван

Заказ 93

2 1 Тираж Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий Я вЂ” —.

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4