Буферное запоминающее устройство

Буферное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик р1>780036

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву — (22) Заявлено? 50179 (21) 2723768/18-24 (51)М. Кл З с присоединением заявки Но

G 11 С 9/00

Государственный комитет

СССР ио делам изобретеHNA н открытий (23) Приоритет

Опубликовано 15.1180 Бюллетень М 42 (53) УДН681. 327 . 66 (088.8) Дате опубликования описания 151180 (72) Авторы изобретения

В.A. Старовойтов и В.И. Орлов

«»

I (71) Заявитель (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники, техники электросвязи и может быть использовано в устройствах приема дискретной информации би-полярного кода.

Например, в запоминающем устройстве последовательного типа накопления и выдачи информащии(магнитные диски, магнитные ленты), в системах связи.

Известно буферное запоминающее устройство, содержащее накопитель на сдвиговых регистрах, элементы разрешения записи и считывания, блок синхронизации,. формирователь импульсов, элементы И и KHH и адресный счет- 5 чик (1 .

Известное устройство обладает сложной структурой построения и требует значительных аппаратурных затрат. 20

Наиболее близким иэ известных по технической сущности является устройство (2J, которое содержит двухтактный регистр сдвига с информационным входом, входом синхронизации и sxo- 25 дом установки нуля.

Данное устройство не может быть применено для приема информации с одной двухпроводной линии связи, например кабеля или телефонной пары, 30 поскольку оно содержит три независимых входа, которые требуют соответственно применения трех независимых линий связи с соответствующими устройствами согласования. Это является главным недостатком данного устройства.

Целью изобретения является расширение области применения.

Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее регистр сдви-, га, выходы которого соединены с выходами устройства, и шину нулевого потенциала, введены элемент гальванической развязки, например трансформатор, два дифференциальных усилителя, два формирователя импульсов, одновибратор и согласующий элемент, подключенный параллельно вторичной обмотке трансформатора, выводы которой соответственно соединены с входами первого дифференциального уси лителя, выходы nepsoro и второго дифференциальных усилителей соответственно подсоединены к входам формирователей импульсов, выходы которых соединены соответственно с информационным входом и входом синхронизации регистра сдвига, вход установки

780036 нуля регистра сдвига соединен с выходом одновибратора, вход которого подключен к выходу первого дифференциального усилителя, входы второго дифференциального усилителя подсоединены к входам первого дифференциального усилителя, средний вывод вторичной обмотки трансформатора соединен с шиной нулевого потенциала.

На чертеже изображена функциональная схема предложенного устройства. .Оно содержит элемент гальванической развязки, например трансформатор 1, регистр 2 сдвига, согласующий элемент 3, дифференциальные усилители .4 и 5, формирователи б и 7 импульсов, одновибратор 8,шину 9 нулевого 15 потенциала.

Устройство работает следующим образом.

Информационная посылка, декоди- рование которой может осуществлять 20 предлагаемое устройство, представлена, например последовательностью из двух импульсов разной полярности. Причем для "1" очередность импульсов — положительный (информа- 2 ционный), отрицательный (сдвиговый); для "0" очередность импульсов — отрицательный (сдвиговый), положительный (информационный).

Информационные посылки через выходную обмотку трансформатора 1 пос- Зо тупают на входы дифференциальных усилителей 4 и 5. При этом импульсы положительной полярности (информационные) с амплитудой, большей порога срабатывания усилителя 4, в виде ло- З5 гического уровня с выхода данного усилителя 4 поступают на вход формирователя б импульсов и на вход одновибратора 8. Сформированные (расширенные) импульсы с выхода формирова- 4Q теля б поступают на информационный вход регистра 2.

Импульсы отрицательной полярности (сдвиговые) аналогично, минуя трансФоРматор 1; согласующий элемент 3, 45 усилитель 5, через формирователь импульсов 7 поступают на вход С синхро низации регистра 2 сдвига.

Операция приема информационной последовательности состоит из следующих этапов.

Первый бит информации представлен кодом "1". Первый информационный им- пульс из всей последовательности,поступая на вход одновибратора 8,снимает сигнал установки нуля на входе установки нуля регистра 2 сдвига на время приема всей информационной последовательности.

Параллельно после формирователя б, первый информационный сигнал устанав- 60 ливает на информационном входе регистра 2 логический уровень единицы.

По переднему фронту сформированного сдвигового импульса первого бита информации, поступающего на вход 65

Е синхронизации регистра 2 сдвига, происходит запись единицы в первый каскад первого триггера регистра 2.

Задним фронтом сформированного сдвигового импульса осуществляется перезапись содержимого первого вспомогательного каскада во второй основной первого триггера регистра 2 сдвига.

В дальнейшем по переднему фронту сдвигового сигнала наряду с приемом информации в вспомогательный каскад первого триггера регистра 2 сдвига осуществляется сдвиг информации в регистре 2 сдвига. Задним фронтом сдвигового сигнала происходит перезапись сдвинутой информации из вспомогательных каскадов в основные каскады триггеров регистра 2.

Прием в регистр 2 нуля происходит по переднему фронту сдвигового импульса при воздействии на вход регистра 2 сдвига логического нуля.

Информационный сигнал, следующий в этом случае после сдвигового, теряется. Длительность расширения импульсов i> формируемая формировал телями б и 7, устанавливается следующим соотношением- Д tv+ t и (7 ht4+ tp где h t z — длительность импульсного сигнала, поступающего с выхода усилителя 4 или 5; — длительность паузы между

Il импульсными сигналами одного бита; — длительность паузы между информационными посылками.

По окончании приема всей импульсной последовательности на выходе одновибратора 8 устанавливается сигнал логической единицы, по которому происходит установка регистра 2 в нуль, устройство возвращается в исходное состояние. Симметрия половин обмоток, работающих в противофаэе но отношению к средней точке вторичной обмотки трансформатора 1, приводит к устранению синфазной емкостной помехи, наводимой первичной обмоткой. При этом емкостные токи от синфазной помехи, протекая по обеим, половинам вторичной обмотки трансформатора 2 к средней точке, наводят равные напряжения противоположного направления, компенсирующие друг друга.

Симметрия обмоток может быть выполнена, например, путем одновременной намотки обеих половин вторичной обмотки трансформатора 1, скрученным или параллельно уложенным проводом, секционированием обмоток с симметричным расположением секций и т.д.

В целом устройство может быть выполнено в интегральном или гибридном исполнении.

Макет устройства, выполненный на отечественных микросхемах, позволил

780036

Формула изобретения

Составитель А. Воронин

Редактор Л. Морозова Техред M.êóçüìà Корректор И. Муска

Тираж 662 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 9330/16

Филиал ППП "Патент ", г, Ужгород, ул. Проектная,4 получить скорость передачи 1200 бит/с на двухпроводной линии связи длиной

15 км.

Устройство рекомендовано к внедрению как составная часть приемникапередатчика в автоматизированной системе управления для связи центральной 3ВМ с абонентами по линиям ATC.

Буферное запоминающее устройство, содержащее регистр сдвига, выходы которого соединены с выходами устройства, и шину нулевого потенциала, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены элемент гальванической развязки, например трансформатор, два дифференциальных усилителя, два формирователя импульсов, одновибратор и согласующий элемент, подключенный параллельно вторичной обмотке трансформатора, выводы которой соответственно соединены с входами первого дифференциального усилителя, выходы первого и второго дифференциальных усилителей соответственно подсоединены к входам формирователе1 импульсов, выходы которых соединены соответственно с информационным входом и входом синхронизации реги стра сдвига, вход установки нуля регистра сдвига соединен с выходом одновибратора, вход которого подключен выходу первого дифференциального усилителя, входы второго дифференциального усилителя подсоединены к входам первого дифференциального усилителя, средний вывод вторичной обмотки

15 трансформатора соединен с шиной нулевого потенциала.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР що Р 493805, кл. G 11 С 7/00, 1974.

2. Саучек Б. Мини-ЭВМ в системах обработки информации. "Мир", М., 1976, с. 45-47, р. 2.16 (прототип).