Цифровой синусно-косинусный преобразователь
Иллюстрации
Реферат
Союэ Советских
Социалистических
Республик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ <1780174
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 120977 (21) 2523362/18-09 (- ) М. КП. с присоединением заявки ¹
Н 03 К 5/156//
G 01 S 7/12
Государственный комитет
СССР по делам нзобретеннй н открытий (23) Приоритет
Опубликовано 15.11.80. Бюллетень ¹
Дата опубликования описания 15,1180 (53) УДК 621.373. .4(088 ° 8) (72) Автор изобретения
Е.Ф. Киселев (71) Заявитель (54) ЦИФРОВОЙ СИНУСНО-КОСИНУСНЫЙ ПРЕОБРАЗОВАНИЕ Ь В
1 .э.„;, -, t
Й(:*
Иэобретенке относится к автоматике и вычислительной технике и может использоваться в качестве датчика кодов синусно-косинусных зависимостей и импульсов масштабных угловых меток угла поворота антенны в устройствах первичной обработки радиолокационных станций.
Известен цифровой синусно-косинусный преобразователь, содержащий дат- 10 чик прямого и инвертированного кодов, к соответствующим выходам которого подключены коммутатор кодов и сумматор, запоминающий блок, адресные входы которого соединены с выхо- т5 дами счетчика, синхронизатор, выходы которого соединены с блоком управления, выход старшего разряда датчика прямого и инвертированного кодов соединен с соответствующим входом 29 блока управления, один иэ выходов которого соединен с дополнительным входом коммутатора кодов, а два других — с входами счетчика, первая группа выходов запоминающего блока сое- 25 динена с первой группой входов множительного блока и выходного коммутатора кодов, вторая группа входов которого соединена с группой выходов множительного блока 1.1) . 30
Однако известный преобразователь имеет недоСтаточное быстродействие.
Цель изобретения — увеличение бы-, стродействия.
Для этого в известный цифровой синусно-косинусный преобразователь, содержащий датчик прямого и инвертированного кодов введены накаплива- ющий сумматор, два цифровых компаратора, элемент ИЛИ-НЕ и блок формирования меток, при этом входы элемента
ИЛИ-НЕ соединены с второй группой входов множительного блока, с входами первого кода первого цифрового компаратора и с выходами К младших разрядов коммутатора кодов, остальные выходы которого соединены с вхо" дами первого кода второго компаратора, входы второго кода которого coe" динены с выходами счетчика и адресными входами запоминающего блока, вторая группа выходов которого соединена с входами второго кода первого цифрового компаратора, входы слагаемого накапливающего сумматора соединены с выходами выходного коммутатора кодов, выходы первого цифрового компаратора, элемента ИЛИ-НЕ и дополнительные выходы запоминающего блока соединены с соответствующими входами
780174 блока формирования меток, выходы блока управления соединены также с дополнительными входами накапливающего сумматора и блока формирования меток, выход второго цифрового компаратора соединен с дополнительными входами соответственно выходного коммутатора кодов и блока управления.
На чертеже представлена структурная электрическая схема предложенного преобразователя.
Преобразователь содержит датчик ©
1 прямого и инвертированного кодов, коммутатор 2 кодов, сумматор 3, накапливающий сумматор 4, выходной коммутатор 5 кодов, множительный блок 6, цифровые компараторы 7 и 8, элемент 35
ИЛИ-НЕ 9, запоминающий блок 10,счетчик 11, блок 12 формирования меток, блок 13 управления и синхронизатор 14.
Преобразователь работает следующим образом. 20
На выходах первой группы запоминающего блока 10 вырабатывается шестиразрядный код углового коэффициента
К с весом младшего разряда 2 . На
Я выходах второй группы запоминающего блока 10 вырабатывается.шестиразрядный код угла р„ Ф 0 (вес младшего разряда этого кода равен 23 2 радиан) такой, который дополняет четырехразрядный код на адресных входах запоминающего блока 10 до кода угла, кото- ЗО . рому соответствует метка 5 . На выходе 15 запоминающего блока 10 вырабатывается признак метки 5, (П„, 5 ), которому соответствует комбинацйя
"0000" или "1000" кода на адресных З5 входах запоминающего блока 10На выходе 16 запоминающего блока
10 вырабатывается признак метки 30 (П, 30 ), которому соответствует ком- ;. бийация 0000" кода на адресных вхо- 4() дах этого блока.
На выходе 17 блока 10 вырабатывается с учетом признака П, 30 признак метки 30 (П, 30О) таким образом, если четырехразрядному коду на адресных входах блока 40 соответствует метка 30, то П1 30 = 1, а если нет, то П„ 30о = О.
Блок 13 управления содержит три триггера и несколько логических комбинационных элементов.
Преобразователь по 12-ти разрядному коду угла d. циклически вырабатывает 10-ти разрядные коды sin d.и cos d,, импульсы масштабных угловых меток
5 (М а Я и 30 (N 4,3á), а также фор- 55 мирует импульс конца определения кбда sin d.и импульс конца определения кода cos g и выдает эту информацию на выходы.
Старшие разряды у кодов since щ
cos 4 знаковые и определяются по двум старшим разрядам датчика 1. Поэтому
12-ый разряд датчика 1 является знаковым разрядом кода sin <, а знаковый разряд кода сова вырабатывается сумматором 3 как сумма по модулю два логических значений двух старших разрядов датчика 1.
Определение кодов чисел (sind.iu
tcosd.!Осуществляется методом кусочнолинейной аппроксимации и использованием тригонометрических формул приведения.
Аппроксимация функций производится в угле от нуля до 90, который разбит на 16 равных участков, т.е. вычисление функции Isfnd.!или tcos*lïðîèýводится по приведенному углу Р или .
10-ти разрядный код которого снимается с выходов коммутатора 2 кодов,.где:
1Х (= 1О 1-1 ,Ь=2АТ2 Е=о ф — приведенный угол, величина которого определяется прямым кодом 10-ти младших разрядов датчика 1, -12"= ю- 1-1
В=2Т 2 Еа"г — приведенный угол, 1=1 1 величина которого определяется инверсным кодом 10- младших разрядов датчика 1, а 1 2 " " соответственно разряднйй и весовой коэффициенты i-ro разряда хода датчика 1.
Для преобразования приведенный угол а(в! разделен йа две части:
Ь; или 6 — управляющую часть, представлейную кодом четырех старших разрядов коммутатора 2 кодов, или % О аппроксимирую щую часть, представленную кодом шести младших разрядов коммутатора 2 кодов.
При этом в устройстве с помощью блока 13 управления коды !и и (сов !.! определяются последовательно в каждом цикле преобразования, состоящем из двух периодов Т1 и Т2. В течение периода Т1 определяется код !
sind,t, а в течение периода Т2
КОД !СО 5 Ж! °
Для этого блок 13 по значении
11--го разряда датчика 1 вырабатывает на выходе для коммутатора 2 кодов управляющий сигнал таким образом,что если а„„= О,то в течение периода T„ с коммутатора 2 снимается код, а в течение периода Т вЂ” код В и наобог рот,.если а„ = 1.
Перед началом цикла преобразования в сумматоре 4 и счетчике 11 содержатся результаты предыдущего цикла преобразования.
Для определенности будем считать, что начиная с этого момента и до окончания рассматриваемого цикла преобразования код не изменяется, а а„, =
О, т.е. перед началом цикла йреобразования с выходов коммутатора 2 кодов снимается код угла Ь
780174
t0 проксимации, определяемый кодом Ь а j может принимать значения из рям
Ф да 0,1,....., 15.
Кьд В; на компараторе 8 сравнива- 15 ется с текущим кодом B (t) счетчика 11, поступающим на адресные входы блока 10.
В результате этого компаратор 8 вырабатывает логический сигнал F = 0,20 если Ь> +8 (t) и F = 1, если
=Ь (t).
Сигнал Г„ поступает на управляющий вход выходного коммутатора 2 кодов и на один из входов блоков 13 управле- g5 ния.
При этом, если F, = О, то входы слагаемого сумматора 4 подключены к выходам первой группы блоков 10, на который последовательно будет выраба- З0 тываться шестиразрядный код углового коэффициента К, К„,...,К,,К „. Под
К1 понимается код числа (sin Ь;„
sin Ь; ), вес младшего разряда которого равен 2
Так как преобразователь выполнен на элементной базе, триггера которой переключаются в момент после оконча- . ния импульсов на их синхронизирующих (счетных 1 входах, то после окончания
j-го импульса серии Nl в сумматоре 4 40 будет содержаться код числа sin 8;, а сигнал F„ будет равен "1".
По сигналу F„ = 1 коммутатор 5 подключает на входы слагаемого сумматора 4 выходы множительного блока 6. 45
На первую группу входов множительного блока 6 поступает код Э „„р, а на входы второго — код К
Поэтому на входы слагаемого сумматора 4 будет поступать код числа 50
41 пр
Под Ь „„ в выражении Ь„» - К понимается число межцу "0" и "1", определяемое шестью младшими разрядами кода 3 . После окончания последнего импульса серии Мl с выходов сумматора
4 будет сниматься код числа з Ь +
+Ьс«„„р. К4 - is4na.
Тах как при F„= 1 Ь> $(t), то в этот момент на адресные входы блока
10 поступает код угла Ъ, 60
Следовательно, при F 1 на выходе 15 блока 10 вырабатывается признак метки 5 (П 55 ), которому соответствует комбинация ".0000" или "1000" кода Ь 65 ла Ь.
Затем блок 13 управления генерирует импульс конца преобразования, Цикл преобразования начинается с приходом от синхронизатора 14 на блок 13 управления старт-импульса.По этому импульсу блок 13 вырабатывает сигнал установки в "0" сумматора 4 и счетчика 11, а затем вырабатывает серию из Nl импульсов, которые поступа ют на тактовый вход сумматора 4 и счетный вход счетчика 11.
Причем М! = j + 1, где:
i= <0 с „ — номер участка ап1"-7
Ю на выходе 16 блока 10 вырабатывается признак метки 30 (П„ 30 ), :которому соответствует комбйнация
"0000" кода 8, на выходе 17 блока 10 вырабатывается с учетом П„ 30 признак метки з0 (и„, зо ), — на второй группе выходов блока
10 вырабатывается код угла 8м .0 такой величины, который дополняет код угла В до кода угла, которому соответствует метка 5о.
Код б сравнивается с кодом 9
ФПСР компаратором 7, на выходе которого вырабатывается логический сигнал
F = О, если Ьм В „„и F = 1, если
Ьм = Ьапар
КодВ«„„р поступает на входы элемента ИЛИ-НЕ 9, на выходе которого вырабатывается логический сигнал
РЬ = 1, если Ьсщпр = О, и Г = О, если &о 1,р 0
Логические сигналы П„ 5, П1 30
II„7 30, F и Г поступают на входы о блока 12 формирования меток.
Так как с выходов коммутатора 2кодов снимается код Ь, то цо сигналу F„ = 1 и очередному тактовому импульсу блок 13 управления генерирует импульсы опроса.
По импульсу опроса, совпадающему с последним импульсом серии N 1, блок
12 формирования меток вырабатывает импульсы метки 5о (МА5 ), если П 5 °
Р. Ч7, .= 1 и вырабатывает импульсы метки 30о(М aL 30 ),. если П„ь 30оа
«Г V F ° П 30 = 1.
После этого блок 12 управления подключает на входы коммутатора 2 кодов код Ь и генерирует на выход устройства импульс окончания периода
Т„ преобразования, по которому с выходов устройства снимается код
° гм.
На этом период Т, заключается и начинается период Т, в котором блок
13 управления вновь генерирует сигнал установки в нуль сумматора 4 и счетчика 11, а затем вырабатывает се" . рию из N2 импульсов, поступающих на тактовый вход сумматора 4 и счетный вход счетчика 11.
Примем N j + 1, i =10 где j= a,.2 7- номер участка аппрок"
Й7 симации, определяемый кодом В
Так как в периоде Т вычисление
lсоь 1производится по йриведенному углу Ь, то по сигналу F 1 блок
13 управления импульс опроса не вырабатывает.
После окончания последнего импуль" са серии N2 по управляющему сигналу с блока 13 управления коммутатор 2 кодов подключает на выходы код уг780174 по которому с выходов устройства может сниматься код числа cosd.—
Ha этом цикл вычислений заканчивается, а следующий цикл начнется толь" ко с прихЬдом на блок 13 управления от синхронизатора 14 очередного старт-импульса.
Таким образом, импульсы меток
МА5 и М д.ЗО будут вырабатываться по последнему импульсу серии м1, если а„, =. О, или по последнему импуль- су серии N2, если а„„ = 1,а длитель,ность цикла преобразования будет величиной постоянной и определяется выражением
Г Т) ц(2 +4) 15 где n - разрядность датчика 1, 2 - число участков аппроксима- 25 ции, К вЂ” число мпадших разрядов датчика 1, по которым производится аппроксимация функции на j-м участке.
Формула изобретения
Цифровой синусно-косинусный преоб- З5 разователь, содержащий датчик прямого и инвертированного кодов, к соответствующим" выходам которого подключен коммутатор кодов и сумматор, запоминающий блок, адресные входы которого соединены с выходами счетчика, синхрони- 40 затор, выходы которого соединены с блоком управления, выход старю его разряда датчика прямого и инвертированного кодов соединен с соответствующим входом блока управлення, один из 45 где е - период частоты следования -(И тактовых импульсов синхронизатора 14.
Следовательно, в общем случае длительность времени цикла преобразова- 20 ния "составляет г -2-К выходов которого соединен с дополнительным входом коммутатора кодов, а два других — с входами счетчика, первая группа выходов запоминающего блока соединена с первой группой входов множительного блока и выходного коммутатора кодов, вторая группа входов которого соединена с группой выходов множительного блока, о т л н ч а юшийся тем, что, с целью увеличения быстродействия, введены накапливающий сумматор, два цифровых компаратора, элемент ИЛИ-НЕ и блок формирования меток, при этом входы элемента ИЛИ-НЕ соединены с второй группой входов множительного блока, с входами первого кода первого цифрового компаратора и с выходами К младших разрядов коммутатора кодов, остальные выходы которого соединены с входами первого кода второго компаратора,входы второго кода которого соединены с выходами счетчика и адресными входами запоминающего блока, вторая группа выходов которого соединена с входами второго кода первого цифрового компаратора, входы слагаемого накапливающего сумматора соединены с выходами выходного коммутатора кодов, выходы первого цифрового компаратора элемента ИЛИ-HE и дополнительные выходы запоминающего блока соединены с соответствующими входами блока формирования меток, выходы блока управления соединены также с дополнительными входами накапливающего сумматора и блока формирования меток, выход второго цифрового компаратора соединен с дополнительными входами соответственно выходного коммутатора кодов и блока управления.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР по заявке 2440317,кл Н 03 К 5/156, 1977.
780174
Составитель Е. Погнблов
Редактор Н. Коган Техред М,Петко Корректор Q. Рейетийи
Заказ 9343/23 Тираж 995 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r. ужгород, ул. Проектная, 4