Следящий аналого-цифровой преобразователь

Следящий аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскнк

Соцналнстнческнк

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 251278 (21) 2701971/18-21 с присоединением заявки No— (51)М. Кл.

Н 03 К 13/02

Государственный комитет

СССР по делам изобретений н открытий (23) Приоритет—

Опубликовано 151180. Бкзллетень М9 42 (53) УДК б81..325 (088.8) Датаопубликованияописания 201180

_#_

14, Р (72) Автор. изобретения

В. Э. Балтрашевич

Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (71) Заявитель (54) СЛЕДЯЩИЙ МАЛОГО-ЦИфРОВОИ ПРЕОБРАЗОВАТЕЛЬ

Предлагаемое устройство относится к области аналого-цифровых преобразователей и может быть использовано в области связи, вычислительной и измерительной техники, а также B автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований.

Известны следящие аналого-цифровые преобразователи, содержащие, как правило, элемент сравнения, на входы которого поступают входное и образцовое напряжения, генератор тактовых импульсов, реверсивный счетчик и цифро-аналоговый преобразователь, на выходе которого формируется образцо вое напряжение, а его,вход связан с выходом реверсивного счетчика. Направление счета в реверсивном счетчике зависит от ответов элемента сравнения (1).

Недостатком этих устройств является большое время преобразования.

Известен также следящий аналогоцифровой преобразователь, содержащий генератор тактовых импульсов, аналоговое запоминающее устройство, элемент сравнения, цицеро-аналоговый

1 преобразователь, логический элемент, реверсивный счетчик, линию задержки и группу элементов И, у которого пер5 вый вход элемента сравнения соединен ,с выходом аналогового запоминающего устройства, вход которого соединен с источником входного сигнала; второй вход элемента сравнения соединен с выходом цифроаналогового: преобразователя, входы которого соединены с выходами разрядов реверсивного счетчика; выход элемента сравнения соединен со входом логического элемента, выходы которого соединены со входами реверсивного счетчика (21.

Недостатком этого устройства является большое время преобразования при малых и большая погрешность при больших изменениях входного сигнала.

Целью изобретения является повышение быстродействия и расширение диа пазона изменений входного сигнала.

Поставленная цель достигается тем, 25 что в- преобразователь, содержащий генератор тактовых импульсов, аналоговое запоминающее устройство, элемент сравнения, цифроаналоговый:. преобразователь, логический элемент, реверсивный счетчик, линию задержки и пер780184 мента, выходы которого соединены сп входами реверсивного счетчика, дополнительно введены две группы элементов И, блок контроля, четыре триггера, три элемента И и два элемента

ИЛИ, причем выход элемента сравнения соединен с первым входом первого триггера и с первым входом блока контроля, второй вход первого триггера соединен с выходом линии задержки; выход первого триггера соединен со вторым входом блока контроля и с первым вхбдом младшего элемента И из второй группы, первые входы остальных элементов И второй группы соединены с выходами соответствующих триггеров реверсивного счетчика; третий вход блока контроля соединен с выходом первой схемы И и со входом линии задержки; первый выход блока контроля соединен со вторый входом первого элемента ИЛИ, второй выход блока контроля соединен с первым входом второго элемента ИЛИ и с единичным входом второго триггера; третий выход блока контроля соединен .с нулевым входом третьего триггера и с единичным входом четвертого триггера, единич-. ные выходы триггеров реверсивного счетчика, кроме старшего и младшего разрядов, соединены с первыми входами элементоВ И третьей группы; нулевые выходы триггеров реверсивного счетчика, кроме триггеров старшего и младшего разрядов, соединены с первыми входами элементов И первой группы; вторые входы элементов И из первой и третьей группы, соединенных с предпоследним разрядом реверсивного счетчика, соединены с выходом второ го элемента ИЛИ, вторые входы эле-ментов И из первой и третьей группы, соединенные со следующими разрядами реверсивного счетчика, соединены с выходом . элемента И иэ первой группы., первый вход которого соединен с боЛее младшим разрядом выход элемента И из .первой группы, соединенного со вторйм разрядом реверсивного счетчика, соединен со счетным входом триггера второго разрядар выход каждого элемента И из третьей группы соединен со счетным входом триггера соседнего более младшего разряда; выход элемента И из третьей группы, соединенного с предпоследним разрядом, соединен с первым входом первого элемента ИЛИ, выход которого соединен со Q вую группу элементов И, у которого первый вход элемента сравнения соединен с выходом аналогового запоминающего устройства, вход которого соединен с источником входного сигнала; второй вход элемента сравнения соединен с выходом цифроаналогового: преобразователя, входы которого соединены с выходами разрядов реверсивного счетчика; выход элемента сравнения соединен со. входом логического элесчетным входом младшего разряда реверсивного счетчика; первый вход первого элемента ИЛИ соединен с нулевым входом второго триггера; выход генератора тактовых импульсов соединен с

5 первыми входами второго и третьего элементов И, второй вход второго элемента И соединен с нулевым выходом второго триггера, а второй вход третьего элемента И соединен с единичным выходом второго триггера; выход третьего элемента И соединен со вторым г входом второго элемента ИЛИ, а выход второго элемента И соединен с первым входом первого элемента И, второй вход которого соединен с единичным

15 выходом третьего триггера, вторые входы всех элементов И второй группы соединены с шиной "съем кода", нулевой вход четвертого триггера соединен с шиной "сброс", а единичный

20 выход четвертого триггера соединен с шиной "готовность"; единичный вход третьего триггера и управляющий вход аналогового запоминающего устройства соединены с шиной "запуск".

2 Сущность изобретения поясняется чертежом, где изображена функциональная электрическая схема устройства.

Следящий аналого-цифровой преобразователь. содержит элемент 1 сравЗ нения, первый вход которого соединен с выходом аналогового запоминающего устройства 2, на вход которого поступает входной сигнал. Второй вход элемента 1 сравнения соединен с выходом цифроаналогового: преобразователя 3.

Выход элемента 1 сравнения соединен со входом логического элемента 4, с первым входом, первого триггера 5 и с первым входом блока 6 контроля. Выходы логического. элемента 4 соедине40 ны со входами установки режима реверсивного счетчика 7, состоящего из триггеров 8 и 9, причем триггер 8 соответствует младшему разряду реверсивного счетчика. Нулевые выходы триггеров 9, кроме старшего, соединены с первыми входами первой группы элементов 10 И. Единичные выходы триггеров 9, кроме старшего, соединены с первыми входами второй группы эле-. ментов 11 И. Вторые входы элемЕнтов

10 и 11 И соединенных с предпослед- . ним разрядом 9 реверсивного счетчика

7, соединены с выходом, первого элемента 12 ИЛИ. Вторые входы элементов 10 и 11 И, соединенных со следующими разрядами реверсивного счетчика, соединены с выходом элемента 10 И, первый вход которого соединен с более младшим разрядом. Выход элемента 10

И, соединенного со вторым разрядом реверсивного счетчика, соединен со счетным входом триггера 9 второго разряда. Выход каждого элемента 11 И соединен со счетным входом триггера

9 соседнего более младшего разряда.

Выход элемента 11 И, соединенного с

780184

Устройство работает следующим образом.

Перед началом работы сигнал начальной установки устанавливает пер вый 5, второй 20, третий 23 и четвертый 23 триггеры в нулевое состояние, а реверсивный счетчик 7 — в любое нечетное состояние.

Рассмотрим несколько конкретных примеров, считая квант равным единице.

Пусть на реверсивном счетчике 7 находится код О. ° .0101 = 5." С приходом сигнала запуска третий триггер 22 устанавливается в "1", а аналоговое запоминающее"устройство 2 запоминает текущее значение сигнала, например равное 5,2. Так как значение сигнала больше образцового уровня (vz r v ), то схема сравнения выдает сигнал 3, по которбму логический элемент 4 переводит реверсивный счетчик в режим сложения. Сигнал от генератора 17 тактовых импульсов, пройдя через первый 18 и третий 21 элемент И поступит на третий вход блока: б контроля, который выдаст сигнал на первый выход, который пройдя через второй элемент

13 ИЛИ произведет добавление единицы к реверсивному счетчику 7, получим код 0...0110. Кроме того, сигнал с выхода линии 16 задержки перепишет значение ответа элемента сравнения ° на первый триггер 5, так как в дан-ном случае на выходе элемента сравнения сигнал 5, то первый триггер 5 будет установлен .в нулевое состояние. На следующем такте элемент сравнения выдаст сигнал 5 (Vz >i Q ), по которому логический элемент 4 переведет реверсивный счетчик 7 в режим вычитания. Так как ответ элемента сравнения изменился, то блок контроля б выдаст сигнал на первый и третий выход, Сигнал с первого выхода блока контроля б произведет вычитание единицы из реверсивного счетчика, на котором зафиксируется код 0...0101, а сигнал с третьего выхода блока контроля б переведет в единичное состояние триггер 23 и в нулевое состояние третий триггер 22, тем самым закончит преобразование. На триггере 5 будет установлена ".1".

Формула изобретения.Элементы И первой и второй группы обеспечивают поразрядный алгоритм преобразования. Первый триггер 5 предназначен для запоминания ответа элемента 1 сравнения и для хранения значения младшего разряда числового эквивалента входного сигнала. Второй 60 триггер 20 управляет работой элемента поразрядного преобразования, со стоящего из первой и второй групп элементов 10 и 11 И. Третий триггер

22 разрешает работу блока б контроля. предпоследним разрядом, соединен с первым входом второго элемента 13

ИЛИ, выход которого соединен со счетным входом триггера младшего разряда

8; второй вход второго элемента 13

ИЛИ соединей с первым выходом блока

6 контроля. Выходы всех триггеров 8 и 9 реверсивного счетчика соединены .с цифровыми входами .цифроаналогово-- го преобразователя 3. Выходы всех триггербв 9 соединены с первыми входами соответствующих элементов 14 И третьей группы. Первый вход младшего элемента 14 И 03 третьей группы соединен с выходом первого триггера 5; вторые входы всех элементов 14 И тре- тьей группы соединены с шиной 15 1S

".съем кода". Второй вход триггера 5 .соединен с выходом линии 16 задержки.

Выход генератора 17 тактовых импуль- сов соединен с первыми входами первого элемента 18 И и второго элемен- 2О та 19 И. Второй вход первого элемента 18 И соединен с нулевым выходом второго триггера 20, а второй вход второго элемента 19 И, соединен с единичнйм выходом второго триггера р5 . 20. Выход второго элемента 19 И, соединен ао вторым входом первого элемента 12 ИЛИ, а выход первого элемента 18 И соединен с первым входом третьего элемента 21 И, второй вход которого соединен с единичным выходом .третьего триГгера 22. Выход третьего элемента 21 И соединен с третьим входом блока б контроля. Выход первого триггера соединен со вторым входом блока б контроля. Второй его выход соединен с первым входом первого элемента 12 ИЛИ и с единичным входом второго триггера 20. Третий выход блока б контроля сбединен с нулевым входом третьего триггера 22 и 40 с единичным входом четвертого триггера 23. Нулевой вход триггера.23 соединен с шиной 24 "сброс", а единичный выход триггера 23 соединен с ши- ной 25 "готовность". Единичный вход третьего триггера 22 соединен с уп-. равляющим входом аналогового запоминающего устройства.2 и с шиной 26

"запуск". Нулевой вход второго триг гера 20 соединен с первым входом вто» рого элемента 13 ИЛИ. Выход третьего элемента 21 И, соединен со входом линии 1б задержки.

Следящий аналого-цифровой преобразователь, содержащий генератор тактовых импульсов, аналоговое запоминающее устройство, элемент сравнения, цифроаналоговый преобразователь, логический элемент, реверсивный счетчик, линию задержки и первую группу элементов И, причем первый вход элемента сравнения соединен с выходом аналогового запоминающего устройства, вход которого соединен с источником входного сигналау второй вход элемен780184 та сравнения соединен с выходом цифро аналогового преобразователя, входы которого соединены с выходами разрядов реверсивного счетчика; выход элемента сравнения соединен со входом логического элемента, выходы которого соединены со входами реверсивного счетчика, о т л и ч а ю Ш и и с я тем, что, с целью повышения быстродействия и расширения диапазона изменений входного сигнала, в устройство введены две группы элементов И, блок 10 контроля, четыре триггера, три элемента И и два элемента ИЛИ, причем выход элемента сравнения соединен с первым входом первого триггера и с первым входом блока контроля, второй 15 вход первого триггера соединен с выходом линии задержки; выход первого триггера соединен со вторым входом. блока контроля и с первым входом младшего элемента И из второй группы, первые входы остальных элементов И второй группы соединены с выходами соответствующих триггеров реверсивного счетчика; третий вход блока контроля соединен с выходом первой схемы И и со входом линии задержки; первый выход блока контроля соединен со вторым входом первого элемента

ИЛИ, второй выход блока контроля соединен с первым входом второго элемента ИЛИ и с единичным входом вто- 30 рого триггера; третий выход блока контроля соединен с нулевым входом третьего триггера и с единичным входом четвертого триггера; единичные выходы триггеров реверсивного счет- 3$ чика, кроме старшего и мпадшего разрядов соединены с первыми входами элементов И третьей группы; нулевые выходы триггеров реверсивного счетчика, кроме триггеров старшего и млад-4О шего разрядов, соединены с первыми входами элементов И первой группы; вторые входы элементов И из первой и третьей группы, соединенных с предпоследним разрядом реверсивного счетчика, соединены с выходом второго 4> элемента ИЛИ; вторые входы элементов .из первой и третьей группы, соединен ных со следуюшими разрядами ревер сивного счетчика, соединены с выходом элемента И из первой группы, первый вход которого соединен с более младшим разрядом; выход элемента И из первой группы, соединенного со вторым разрядом реверсивного счетчика, соединен со счетным входом триггера второго разряда; выход каждого элемента И из третьей группы соединен со счетным входом триггера соседнего более младшего разряда; выход элемента И из третьей группы, соединенного с предпоследним разрядом, соединен с первым входом первого элемента ИЛИ, выход которого соединен со счетным входом младшего разряда реверсивного счетчика; первый вход первого элемента ИЛИ соединен с нулевым входом второго триггера; выход генератора тактовых импульсов соединен с первыми входами второго и третьего элементов

И, второй вход второго элемента И соединен с нулевым выходом второго триггера, а второй вход третьего элемента-. И соединен с единичным выходом второго триггера выход третьего элемента И соединен со вторым входом второго элемента ИЛИ, а выход второго элемента И соединен с первым входом первого элемента И, второй вход которого соединен с единичным выходом третьего триггера вторые входы всех . элементов И второй грунпы соединены . с шиной "съем кода", нулевой вход четвертого триггера соединен с шиной

"сброс", а единичный выход четвертого триггера соединен с шиной "готовность"; единичный вход третьего триггера и управляюший вход аналогового запоминающего устройства соединены с шиной "запуск".

Источники информации, принятые во внимание при экспертизе

1. Смолов В. В., Смирнов Н. Х. и др. Полупроводниковые кодирующие и декодируюшие преобразователи наПряжения. Л., "Энергия", 1967, с. 135.

2. Авторское свидетельство СССР

Р 324639, кл. С 06 J 3/00, 18.03.68 (прототип).

780184

Гпто5нссяь кИа

Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раущская наб., д. 4/5

Заказ 9349/27

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4.Составитель }О. Богданов

Редактор Г. Прусова Техред Н,Граб Корректор а.Гриценко