Устройство для автоматического измерения характеристик дискретного канала связи

Устройство для автоматического измерения характеристик дискретного канала связи

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИТИЗЬСТВУ (61) Дополнительное к авт. саид«ву (22) Заявлено 070475 (21) 2122427/18-09 (5 )A КЛ. с присоединением заявки Ю

H 04 В 3/46

ГосударствеииыИ комитет

СССР ио делам изобретениИ и открыти И (23) Приоритет

Опубликовано 15.11.80. Бюллетень МВ 42

РЯ УДК 621,391 ° ю833(088 ° 8) Дата опубликования описания 15.1130 (72) Авторы изобретения

А.Э.Нейфах и И.В.Бучина (71) Заявитель (54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО ИЗМЕРЕНИЯ

XAPAKTEPHCTHK ДИСКРЕТНОГО КАНАЛА СВЯЗИ

Изобретение относится к технике связи и может использоваться для контроля достоверности систем передачи данных, Известно устройство для автоматического измерения характеристик дискретного канала связи (ДКС), содержащее на входе блок сравнения, первый сумматор по модулю два, к.одному из входов которого подключен информационный вход и выход первого рекуррентного регистра, второй сумматор по модулю два, к одному из входов которого подключен выход второго рекуррентного регистра, выходы 15 разрядов которого подключены ко входам дешифратора, а также элементы

И и счетчик (1). В этом устройстве используется свойство поэлементной суммы сдвинутых рекуррентных последо- 20 вательностей (РП), представляющих собой РП, íî со сдвинутой фазой. Если последовательность ошибок представляет собой РП, то она переписывается в рекуррентный регистр приемни- 25 ка, что приводит к восстановлению синхронизма.

Однако данное устройство не может. определять величину и направление З() сдвига информации при нарушении синхронизма..

Цель изобретения — определение величины и направления сдвига информации при нарушении синхронизма и определение вероятности ошибок передаваемой информации.

Для этого в устройство для автоматического измерения характеристик

ДКС, содержащее на входе блок сравнения, первый сумматор по модулю два, к одному из входов которого подключен информационный вход и выход первого рекуррентного регистра, второй сумматор по модулю два к одному из входов которого подключен выход второго рекуррентного регистра, выходы разрядов которого подключены к входам дешифратора, а также элементы И и счетчик, введены элемент задержки дополнительный счетчик, переключатель режимов, счетчик нулей для проверки фазы и блок индикации, при этом информационный вход блока сравнения соединен с другим входом первого сумматора по модулю два, выход которого подключен к первому входу элемента задержки и к входам второго рекуррентного регистра и второго сумматора по модулю два, выход которого подключен

780210. к входу счетчика и через первый элемент И вЂ” к" входу счетчйка нулей для проверки фазы, к входу сброс которого подключен выход дешифрато-. ра, причем выход блока сравнения че,рез второй элемент И, выход первого сумматора по модулю два через третий элемент И, а выходы счетчика и счетчика нулей для проверки фазы непосредственно подключены к соответствующим входам переключателя режимов, выходы которого подключены соответствен- О яо к другим входам первого, второ"o и третьего элементов И, причем другой вход второго элемента И объединен со вторым входом элемента задержки и с одним их входов четвертого элемента 1$

И, выход которого через дополнитель ный счетчик подключен к входам блока индикации, а на другой вход четвертого элемента И поданы тактовые импульсы. 20

На чертеже изображена структурная электрическая схема предложенного устройства.

Устройство для автоматического измерения характеристик ДКС содержит блок сравнения 1, сумматоры 2,3 по модулю два, рекуррентные регистры 4, 5, дешифтратор 6, элементы И 7,8,9, счетчики 10,11, элемент задержки 12, переключатель 13 режимов, счетчик

14 нулей для проверки фазы и блок индикации 15, элемент 16 И, счетчик

17 определения неисправностей и дешифратор 18 состояний, Предложенное устройство работает следующим образом. 3S

Принимаемая последовательность сравнивается в сумматоре 2 с эталонной, которую генерирует рекуррентный регистр 5., Результат сравнения поступает в элемент задержки 12, а с его 4() выхода на счетчик 10, в котором отсчитываетсц, число искаженных битов.

Получаемый в сумматоре 2 результат сравнения принимаемый и эталонной последовательностей поступает на рекуррентный регистр 4, который включен в режиме / проверки. Если произошел сдвиг, информации, то при анализе в рекуррентном регистре 4 выходной последовательности сумматора

2, являющейся рекуррентной, получается нулевой выход с сумматора 3, который через элемент И 7 поступает. на счетчик 14. При правильно принимаемой информации счетчик 14 нули не считает, так как он сбрасывает- 55 ся сигналом с дешифратора 6. Выходным сигналом счетчика 14 переключатель .13 переводится в, режим (1 поиска фазы и сбрасывается счетчик 17. В атом режиме останавливается рекуррентный регистр 5 (от него отключаются тактовые импульсы), а принимаемая последовательность поступает в блок сравнения 1. С помощью блока сравнения 1 ищется та последовательность длиной орой был остановЛен рекуррентный регистр 5. В момент появления такой последовательности блок сравнения 1 выдает сигнал перехода в режим

1),который-через элемент И 9 поступает на переключатель 13. В течение всего времени работы в режиме Й с помощью счетчика 17, производящего подсчет по модулю числа й, через элемент И 16 подсчитывается величина сдвига. Если . при таком способе отсчета знак, запи- .

"анный в рекуррентном регистре 4 не, будет найден сразу, то он зафиксируется после передачи (К битов (1 "- 1,2,.) при том же показании счетчика 17.

Время нахождения в режиме ill отсчитывается в течение некоторого зачетного промежутка с помощью счетчика

11, выходным сигналом которого устройство переводится в режим У .

B течение всего времени нахождения в режиме 1 счетчик 17 сохраняется неподвижным, а его состояние высвечивается на блоке индикации 15. При необходимости дешифрируется величина и направление сдвига, отсчитанного на счетчике 17 с помощью дешифратора

18 состояний. Отсчет сдвига производится но модулю числа 1Ч следующим образом. Пусть произошла вставка битов.

Тогда рекуррентный регистр 5 будет задержан на (тактов и на счетчике 17 будет отсчитано число (/Rod Й

Если произошло выпадение 1 битов, то рекуррентный регистр 5 будет задержан на N-"(тактов и на, блоке индикации 15 окажется число Я-4

"-1 !юоЙ М

Пусть известно, что вставки и выпадения могут происходить с кратностью битов (длина блока ДКС равна 1)); при этом целесообразно выбрать число

Я взаимно простым с 4 ) . Тогда дешифратор 18 после возвращения в режим T дешифрирует записанные в счетчике 17 числа О/мод(М ° ° ..К О /що2 М

Сигнал с соответствующего выхода свидетельствует о том, что сдвиг информации означает вставку иэ > блоков.

Если же дешифрируются числа -М/вовой"

° -1C / 1иой й, то определяется выпадение (блоков. При этом число к выбирается таким образом, чтобы все вышеперечисленные числа (по модулю Й ) были различны.

В предложенном устройстве помимо обычно снимаемой характеристики вероятности ошибки бита анализируется также частость и величина вставок и выпаданий групп символов. Эти характеристики качественно отличны от средней вероятности ошибки. бита и без их снятия анализ аппаратуры передачи данных не может быть полным.

Формула изобретения

Устройство для автоматического измерения характеристик дискретного

780210

If (н

Составитель Т.Маркина

Редактор Т.Кузнецова Техред Н,Ковалева Корректор И.Демчик

Заказ 9346/25 Тираж 729 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москваг Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 канала связи, содержащее на входе блок сравнения, первый сумматор по модулю два, к одному из входов которого подключе н и нфор маци он ный вход и выход первогорекуррентного регистра, второй сумматор по модулю два, к одному из входов которого подключен выход второго рекуррентного регистра, выходы разрядов которого подключены ко входам дешифратора, а также элементы

И и счетчик, о т л и ч а ю щ е е с я тем, что, с целью определения величи- 30 ны и направления сдвига информации при нарушении синхронизма и определения вероятности ошибок передаваемой информации, введены элемент задержки, дополнительный счетчик, переключа-) тель режимов; счетчик нулей для провер

;ки фазы и блок индикации,пои этом ин.формационный вход блока сравнения соединен с другим входом первого сумматора по модулю два, выход которого подключен к первому входу элемента задержки и к входам второго рекуррентного регистра и второго сумматора по модулю два, выход, которого подклю-. чен к входу счетчика и через первый

1 элемент И вЂ” к; входу счетчика нулей для проверки фазы, к входу сброс которого подключен выход дешифратора,- причем выход блока сравнения через второй элемент И, выход первого.сумматора по модулю два через третий элемент И, а выходы счетчика и счетчика нулей для проверки фазы непосредственно подключены к соответствующим входам переключателя режимов, выходы которого подключены соответственно к другим входам первого, второго и третьего элементов. И, причем другой вход второго элемента И объединен со вторым входом .элемента задержки и с одним из входов четвертого элемента И, выход которого через дополнительный счетчик подключен к входам блока индикации, а на другой вход четвертого элемента И поданы тактовые импульсы.

Источники информации, принятые во внимание .при экспертизе

1. Авторское свидетельство СССР

Р 429543, кл. Н 04 В 3/46, 1972 (прототип).