Многоканальный цифровой фильтр

Многоканальный цифровой фильтр

Иллюстрации

Показать все

Реферат

 

@ дфу..т«(, . «, ... °, т,«а4е библиатз яу (;-.А

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик ((((781821 (6I ) Дополнительное к авт. свил-ву (22) Заявлено 19.12.78 (21) 2698668/18 — 24 с присоединением заявки йе (23) Приоритет (51)IVL. Кл.

G 06 F 15/31

Гасударственный комитет

СССР

Опубликовано 23.11.80 Бюллетень М 43 (53) УДК 681.14 (088.8) ао делам изобретений н аткрытнй

Дата опубликоваиия описания 23 11 80

Л. М. Гольденберг, Ю. Т, Бутыпьский, А. В. Брунченко и A. Д. Coamrcos (72) Авторы изобре1ения

Ленинградский электротехнический институт связи им. проф. М. А. Бонч-Бруевича

{7I ) Заявитель (54) МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ ФИЛЬТР

Изобретение относится к вычислительной технике и предназначено для использования в системах передачи и обработки дискретной информации, гидро- и радиолокации, медицинской. аппаратуре, а также других устройствах, где применяются режимы многоканальной работы

5 с повышенными требованиями к скорости обработки отсчетов сигналов.

Известны различные цифровые фильтры, построенные на основе различного типа суммаю торов, устройств умножения и регистров, реализованных в интегральном исполнении и состоящие из сумматора и устройств умножения, между которыми включены регистры, регистры включены и между входом фильтра и входами устройств умножения и выходом фильтра и входами устройств умножения 111.

Наиболее близким по технической сущности к предлагаемому является многоканальный цифровой фильтр, содержащий сумматор, устройства умножения, регистры, подключенные ко входам устройств умножения, а также регистры, подключенные между выходами устройств умножения и входами сумматора.

Достоинством такого фильтра являются возможность работы в многоканальном режиме при небольших аппаратурных затратах и повышенное (по сравнению с уломянутымн выше известными фильтрами) быстродействие; которое достигается использованием ноточного метода обработки информации, что обеспечивается включением регистров между выходами устройств умножения и входами сумматора (2).

Однако указанные достоинства имеют место лишь при использовании последовательного кода обрабатываемого слова и применении последовательного сумматора. Кроме того, вре мя обработки одного отсчета сигнала при использовании фильтра последовательного кода ó; где К вЂ” весло каналов;

Р— число разрядов в последовательном коде отсчета сигнала; ф — время. обработки одного разряда.

Таким образом, при большом числе каналов и высокой точности работы, т.е, большой длине обрабатываемых кодов, результирующее

781821

3 быстродействие фильтра оказывается недостаточно высоким.

Цель изобретения — повышение быстродействия многоканального цифрового фильтра.

Поставленная цель достигается тем, что в многоканальный цифровой фильтр, содержащий сумматор, пять блоков умножения и тринадцать регистров, при этом вход первого регистра объединен с первым входом первого блока умножения и является первым входом фильтра, выход первого регистра подключен к первому входу второго блока умножения и входу второго регистра, выход которого соединен с первым входом третьего блока умножения, первые выходы первого и второго блоков умножения соединены со входами соответственйо третьего и четвертого регистров, выход четвертого регистра подключен ко входу пятого

"регистра, первый выход третьего блока умножения соединен со входом шестого регистра, выход которого подключен ко входу седьмого регистра, выход которого соединен со входом восьмого регистра, а выходы третьего, пятого

-и восьмого-регистров подключены соответственно к первому, второму и третьему входам сумматора, первый выход которого является первым выходом цифрового фильтра и соединен со входом девятого регистра, выход кото рого подключен ко входу десятого регистра и первому входу четвертого блока умножения, первый выход которого соединен со входом одиннадцатого регистра, выход которого подключен к четвертому входу сумматора, пятый вход которого соединен с выходом двенадцатого регистра, вход которого подключен к выходу трннадцатого регистра, вход которого соединен с первым выходом пятого блока умножения, первый вход которого соединен с выходом десятого регистра, дополнительно введены регистры, при этом вход четырнадцатого регистра объединен со вторым входом первого блока умножения и являетея вторым входом фильтра, выход четырнадцатого регистра подключен ко второму входу второго блока умножения и входу пятнадцатого регистра, выход которого соединен со вторым входом третьего блока умножения, вторые выходы первого и второго блоков умножения соединены со входами соответственно шестнадцатого и семнадцатого регистров, выход семнадцатого регистра подключен ко входу восемнадцатого регистра, второй выход третьего блока умножения соединен со входом девятнадцатого регистра, выход которого подключен ко входу двадцатого регистра, выход которого соединен со входом двадцать первого регистра, а выходы шестнадцатого, восемнадцатого и двадцать первого регистров подключены соответственно к шестому, седьмому и восьмому входам сум.

4 матора, второй выход которого является вто- рым выходом цифрового фильтра и соединен со входом двадцать второго регистра, выход которого подключен ко входу двадцать третьего регистра и второму входу четвертого блока умножения, второй выход которого соединен со входом двадцать четвертого регистра, выход которого подключен к девятому входу сумматора, десятый вход которого соединен с выходом двадцать пятого регистра, вход которого подключен к выходу двадцать шестого регистра, вход которого соединен со вторым выходом пятого блока умножения, второй вход .1 которого соединен с выходом двадцать третьего регистра.

На чертеже представлена структурная схема двухканального цифрового фильтра с двумя параллельными цепями регистров (m =2). Устройство содержит сумматор 1, блоки 2 — 6 умножения, регистры 7 — 8, включенные между входами фильтра и входами устройств 2 — 4 умножения, регистры 15 — 16, включенные между выходами фильтра и входами блоков 5 — 6 умножения, регистры 9 — 14 и 17 — 19, включенные между выходами блоков умножения и входами сумматора, входы 20 и 20, выходы

21 и 21 фильтра, а также дополнительно вве1 денные регистры 7 — 19, образующие параллельные цепи с регистрами 7 — 19.

Обрабатываемые сигналы представлены P-разрядным последовательным кодом. Сумматор 1 является последовательным сумматором для сложения пяти чисел; каждое из которых представлено двумя соседними разрядами. Такой сумматор имеет 10 входов и два выхода. Блоки 2 — 6 умножения являются устройствами последовательно-параллельного типа (отсчеты сигналов подаются в последовательном коде, а коэффициенты фильтра — в параллельном).

4 Такие устройства могут осуществлять умножеwe двух соседних разрядов последовательного кода за один такт. Регистры 7 — 19 и 7 — 19

I являются последовательными регистрами и содержат по Р/2 разрядов, причем в регистрах

4 9 и 9, 10 и 10, 12 и 12, 17 и 17, 18 и 18 осуществляется параллельный ввод сигналов, С помощью отмеченных регистров сигнал, представленный параллельным кодом на выходах блоков 2 — 6 умножения, преобразуется в последовательный код, необходимый для работы сум50 матора 1. Предлагаемая совокупность упомянутых выше блоков умножения, сумматора, работающих с соседними разрядами концов и дополнительных регистров позволяет повысить быстродействие фильтра.

Устройство работает следующим образом.

Входной сигнал двухканального цифрового фильтра представляет собой совокупность отсчетов первого х и второго Х каналов, чеое781821

5 дующихся последовательно Х„ С) >К (..> >)

Ъ>>, (С+2)>X „(Ь+3)... для различных промежутков времени. Индексы h>т>+1, т> +2.;, соответствуют номеру отсчета. Каждый сигнал для любого канала представлен в виде последовательного кода, К (т.)=(Х1(.),X>(+)Ä-,Х"B)$

> - >

На вход 20 цифрового фильтра поступают нечетные разряды кода сигналов X>(t),ó3 (e)

М иф> .5

>1 > >>

X>" >(a) Ъ |(e+<) ... 1 (Ф+ ) а на вход

> р

20 — четные разряды кода Х„(С),X4® ...> х,(+), x>(tè) 3 (1+1)>...к (+.+ ъ) > считая, что P — четное число; в противном случае добавляется дополнительный нулевой разряд. В предлагаемой схеме обработка одного отсчета любого из каналов производится

15 эа P/2 тактов. Рассмотрим, например, момент времени . + 1, когда на входе фильтра 20 присутствует последовательность разрядов

Х" (4..>"О x (tt<),...>х (t+ 0 > а на входе 20 — последовательность Х > (+ > >

Мт,(Ь+ )>...>к>э(++1) На входах регистров 7 и 7, 8 и 8 соответственно имеем:

7 — x„(t), x„(t),..., к„(1);

7 — Х (t), Х (Ч> "„,М

8 — к„(t.-1),к (+-1),.->v „(t-1) >зо.8 — к „(+-1), Хд „(t- ),...К,.1 (t-1).

f 2 4 -Р

Таким образом, на входы блоков умножения 2 — 4 подаются одновременно соседние разряды последовательного кода отсчета сигналов, что и требуется для их работы. Произведения получают через P — 3 тактов, На выходах регистров 9 и 9, 11 и 11, 14 и 14 имеем сигналы:

Ю з — х„(t), к" (),..., "„(t);

45 .и — х (с-Л), x„(e-з.)>...,к „(-2); 1 — Х (t-2), Х (t--2) ..., Х (+.-2.)

>э--1 >5О

" > — к (- )> X"„(t-4)>..., x" "(c 4); — > 2 (a-W), 4 (4) X+Ð „„ß

1 где символом (x) отмечены разряды произведений соответствующих сигналов на соответст6 вующие коэффициенты фильтра. Аналогичным образом можно показать, что на выходах регистров 17 и 17, 19 и 19 для момента времени 4 +1 имеют место последовательности:

17- Ч (Т 2)> У (e-2),...,У (с 2)

h-a > h1 1 "У >з 1

>.>7 — 3 (+-2.), У (6-2) ...,Ч (t- 2); ! %2. % %Р

n-a 11--1

%1 > 3 a P-1

-1ß вЂ” Ч (t-4)> У (t.— 4) 3 (t- )

>1-2. >1 2 >>-2 (%2 >>- 4 »Р

4с1 - У (+.-4) Ъ (+-4), g (-+). г>- 2. h-2 " h-2.

Анализируя последовательности на выходах регистров 9 и 9 — 19 и 19 11, 11, 14, 14

17, 17, 19 и 19, можно отметить, что на

> входы сумматора 1 поступают именно те сигна лы, которые необходимы для его правильной работы и так как все последовательности сигналов состоят из P/2 разрядов, то для получения результата суммирования потребуется

P/2 тактов.

Таким образом, совокупность дополнительно введенных регистров и описанных устройств умножения и сумматора обеспечивает увеличение быстродействия цифрового фильтра эа счет одновременной обработки в блоках умножения и сумматоре соседних групп разрядов кода, хранящихся в дополнительно введенных регистрах, при сохранении поточного принципа обработки информации. Все это вь1годно отличает предлагаемый фильтр от известного. Две цепи регистров (»> — 2) для хранения групп разрядов сигналов (четные и нечетные разряды) позволяют повысить быстродействие фильтра почти в 2 раза. При этом сложность фильтра несколько возрастает по сравнению с известным, но не эа счет введения регистров, так как суммарная длина регистров не изменилась, а за счет некоторого усложнения блоков умножения и сумматора. Такое двухкратное увеличение быстродействия может быть достигнуто использованием двух цифровых фильтров, аппаратурные затраты которых в два раза больше, чем у предложенного многоканального цифрового фильтра. При дальнейшем увеличении быстродействие фильтра также будет увеличиваться, однако сложность сумматора и блоков умножения будет возрастать.

Рассматриваемый многоканальный цифровой фильтр характеризуется возможностью использования его в многоканальных системах передачи и обработки дискретной информации с повышенными требованиями к быстродействию фильтра, например, в многоканальных системах электросвязи.

7

Формула изобретения

Многоканальный цифровой фильтр, содержащий сумматор, пять блоков умножения и тринадцать регистров, при этом вход первого регистра объединен с первым входом первого блока умножения и является первым входом фильтра, выход первого регистра подключен к первому входу второго блока умножения и входу второго регистра, выход которого соединен с первым входом третьего блока умножения, первые выходы первого и второго блоков умножения соединены со входами соответственно третьего и четвертого регистров, выход четвертого регистра подключен ко входу пятого регистра, первый выход третьего блока умножения соединен со входом шестого регистра, выход которого подключен ко входу седьмого регистра, выход которого соединен со входом восьмого регистра, а выходы третьего, пятого и восьмого регистров подклю. чены соответственно к первому, второму и третьему входам сумматора, первый выход которого является первым выходом цифрового фильтра и соединен со входом девятого регистра, выход которого подключен ко входу десятого регистра и первому входу четвертого блока умножения, первый выход которого соединен со входом одиннадцатого регистра, выход которого подключен к четвертому входу сумматора, пятый вход которого соединен с выхОдом двенадцатого регистра, вход которого подключен к выходу тринадцатого регистра, вход которого соединен с первым выходом пятого блока умножения, первый вход которого соединен с выходом десятого регистра, отличающийся тем,,что с пе..ью повышения быстродействия, в него до полнительно введены регистры, при этом вход четырнадц.того регистра объединен со вторым входом первого блока умножения и является

81821

8 вторым входом фильтра, выход четырнадцатого регистра подключен ко второму входу вто рого блока умножения и входу пятнадцатого регистра, выход которого соединен со вторым входом третьего блока умножения, вторые выходы первого и второго блоков умножения соединены со входами соответственно шестнадцатого и семнадцатого регистров, выход семнадцатого регистра подключен ко входу восем1О надцатого регистра, второй выход третьего блока умножения соединен со входом девятнадцатого регистра, выход которого подключен кд входу двадцатого регистра, выход которого соединен со входом двадцать первого регистра, 15 а выходы шестнадцатого, восемнадцатого и двадцать первого регистров подключены соответственно к шестому, седьмому и восьмому входам сумматора, второй выход которого является вторым выходом цифрового фильтра и соединен со входом двадцать второго регистра, выход которого подключен ко входу двадцать третьего регистра и второму входу четвертого блока умножения, второй выход которого соединен со входом двадцать четвер2 того регистра, выход которого подключен к девятому входу сумматора, десятый вход которого соединен с выходом двадцать пятого регистра, вход которого подключен к выходу двадцать шестого регистра, вход которого соединен со вторым выходом пятого блока ум ножения, второй вход которого соединен с выходом двадцать третьего регистра, Источники информации, принятые во внимание при экспертизе

1. Рабинер П. и Голд Б. Теория и применение цифровой обработки сигналов. М., "Мир", 1978.

2. Авторское свидетельство СССР по заявке

И 2536725, кл. G 06 F 15/34, 18,05.78 (прототип).

78)821

Составитель Н. Палеева

Техред М. Петко

Редактор О. Малец

Корректор М. Вигула

Тираж 751

ВНИИПИ Государственного комитета СССР по делам изобретений и открьгтий

113035,.Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 8136/54

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4