Анализатор кодовых комбинаций для устройств передачи информации с решающей обратной связью

Анализатор кодовых комбинаций для устройств передачи информации с решающей обратной связью

Иллюстрации

Показать все

Реферат

 

(„)781872

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ь:

Союз Советских

Социалистических

Республик (61) Дополнительное к авт, свид-ву Р 465648 (51)М, Кл З

G 0P> С 19/28 (22) Заявлено 261278 (21) 2723709/18-24

Ф с присоединением заявки ¹â€” (23) Приоритет

I осударственный комитет

СССР но делам изобретений и открыти й

Опубликовано 231180. Бюллетень ¹ 43

Дата опубликования описания 251180 (5З) У4К 621. 398 (088.8) ) В. Е. Петухов, В. И. Ключко, С. В. Кузнецов, Ю. И. Николаев и A. П. Подойницын (72) Авторы изобретения (73) Заявитель (54 ) АНАЛИЗАТОР КОДОВЫХ КОМБИНАЦИЙ ДЛЯ УСТРОЙСТВ

ПЕРЕДАЧИ ИНФОРМАЦИИ С РЕ!йАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ ля fi) .

Изобретение относится к области передачи данных, может использоваться в устройствах защиты от ошибок.

По основному авт. св. Р 465648 известно устройство, содержащее накопитель, первый информационный выход которого соединен со входом блока мажоритарной обработки, выход ко торого соединен с первыми информационными входами накопителя и переключателя, вторые информационные входы которых соединены со входом анализатора, выход переключателя соединен со входом блока обнаружения ошибок, первый выход которого соединен с первым управляющим входом накопителя, второй выход — co входом формирователя сигналов переспроса и переключения, выход которого соединен с управляющим входом переключателя и вторым управляющим входом накопите-

Недостаток устройства — низкая помехоустойчивость, обусловленная тем, что оно обеспечивает мажоритарную обработку только М вЂ” кратно дублированных сообщений при наличии (N-1) регистров сдвига для запоминания сообщений.

Цель изобретения — повышение помехоустойчивости анализатора.

Поставленная цель достигается тем, что в анализатор кодовых комби 5 наций для. устройств передачи информации с решающей обратной связью введены элемент запрета и счетчик, выход счетчика соединен с соответствующими входами накопителя и блока мажоритар10 ной обработки, управляющий вход блока мажоритарной обработки соединен с выходом формирователя сигналов переспроса и переключения, а управляющий выход — с запрещающим входом эле15 мента запрета, информационный вход которого соединен со входом анализатора, а выход — с первым входом счетчика, второй информационный вход накопителя соединен со вторым входом

20 счетчика

Этим достигается воэможность исправления ошибок в любом наборе (2 -1) дублированных сообщений с ошибщ ками, где и) 2, 3, ..., и, а М

25 = 2(" )- 1, что увеличивает исправляющие возможности анализатора. Если известный анализатор при W = 3 обрабатйвает по критерию большинства только трехкратно дублированные сообщения, 30 то предлагаемый анализатор практичес781872 ме того, накопитель б содержит один и-разрядный регистр сдвига для запоминания принимаемой в данный момент кодовой комбинации, а известный ана- . лизатор — К-разрядный регистр сднига. Блок 7 обеспечивает формирование мажоритарного результата из цифровых кодов, считываемых из накопителя б.

Для возможного варианта при N = 3 блок 7 мажоритарной обработки (фиг.2) содержит переключатели 13 и 14, элемент И 15, триггер 16, ключи .17 и 18 и элемент ИЛИ 19. При использовании счетчика 4 с насыщением отсутствует триггер 16, выход 11 и соответствующая связь.

Работает анализатор следующим образом (при N = 3), 50

65 ки при той же сложности обеспечивает мажоритарную обработку, трех-, пятикратно дублированных сообщений.

На фиг. 1 изображена функциональная схема анализатора; на фиг. 2 варианта блока мажоритарной обработки.

Лнализатор кодовых комбинаций (фиг. 1) содержит блок 1 обнаружения ошибок, формирователь 2 сигналов перепроса и переключения, элемент 3 запрета, счетчик 4, переключатель 5, накопитель б и блок 7 мажоритарной обработки, дополнительный вход 8 блока 7, информационные вход 9 и вход

10 блока .7, управляющие выход 11 и вход 12 блока 7. 15

Блок 1 обнаружения ошибок обеспечивает проверку кодовых комбинаций обнаруживающего (n, k) — кода на наличие или отсутствие ошибок. Формирователь 2 вырабатывает сигнал переспро-20 са при обнаружении ошибок в проверяемых комбинациях, подсчитывает число переспросов и выдает управляющие сигналы на блоки анализатора. Элемент 3 запрета фиксирует насыщение счетчика

4, который подсчитывает число единиц в одноименных элементах дублируемых кодовых комбинаций с ошибками. Число двоичных разрядов счетчика 4 равно

N-1. Если испольэовать специальный счетчик с насыщением, то элемент 3 запрета отсутствует. переключатель

5 подключает блок 1 обнаружения ошибок ко входу анализатора или к выходу блока 7 мажоритарной обработки.

Накопитель б содержит (М-1)и — разрядных регистров сдвига для записи цифровых кодов (зона цифровых кодов), соответствующих числу единиц в npuí MBGMbl>< (2m 1) повторениях, где

m .2, 3,..., М, а И = 2<" i- 1. Таким 40 образом., если и известном анализаторе накопитель служит для запоминания (N-1) повторений при мажоритарной обработке и повторений, то н предлагаемом анализаторе такое же числб ре= гистров обеспечивает запоминание цифровых кодов числа единиц и мажоритарную обработку (2< -1) повторений; КроНа вход анализатора поэлементно поступают и-элементные кодовые комбинации (и, k) êîäà. Первая комбинация записывается в накопитель б и одновременно через переключатель 5 вводится в блок 1 обнаружения ошибок, элементы этой комбинации через элемент 3 запрета подаются на днухразрядный .(М=З) счетчик 4, который подсчитывает число единиц в одноименных элементах повторений. Цифровые коды, соответствующие числу принятых единиц, считываются со счетчика 4, запоминаются дополнительно н накопителе б и используются для начальной установки разрядов счетчика при приеме каждого элемента следующего повторения, что позволяет вести непрерывный счет числа единиц в одноименных элементах принимаемых повторений . По окончании приема первой комбинации она будет записана в накопителе б дважды в и-разрядном регистре и в зоне цифровых кодов.

Если ошибка не обнаружена, сигнал с первого выхода блока 1 обнаружения ошибок подается на первый управляющий вход накопителя б и разрешает задачу информационных элементов получателю.

В случае обнаружения ошибки сигнал с второго входа блока 1 обнаружения ошибок поступает на вход формирователя

2 сигналов переспроса и переключения, который выдает сигнал на формирование команды переспроса и подсчитывает число переспросов. Второе повторение принимается аналогично первому, записывается в накопитель б на место первого, поступает в блок 1 обнаружения ошибок и через элемент 3 запрета поступает на счетчик 4. Перед приемом каждого i ãî элемента принимаемого повторения из зоны цифровых кодов накопителя б считывается цифровой код, соответствующий числу единиц в

i-х одноименных элементах ранее принятых повторений. Этот код поступает на установочный (второй) вход счетчика 4 и осуществляет начальную установку двух разрядон счетчика (например, "10", что указывает на прием одной

"1" н предыдущих .повторениях>. Если

i é элемент принимаемого повторения

"1", то счетчик 4 переходит н состояние "01" и этот цифровой код считывается со счетчика 4 и записывается н зону цифровых кодов накопителя б, как скорректированный (обновленный).

Если в очередном повторении ошибка не обнаружена, то информационная часть выдается получателю и накопитель б устанавливается в исходное "0" состояние.

При плохом канале связи после того, как сформировано для переспрбса и накоплены цифровые коды, соответствующие числу единиц в одноименных элементах двух повторений, сигнал с выхо <а формирователя 2 поступает на .

781872 управляющие входы переключателя 5, накопителя 6 и блока 7 мажоритарной обработки, который при помощи переклю чателей 13, 14 подключается к выходу счетчика 4, а его выход через переключатель 5 — ко входу -блока 1 обнаружения ошибок.

При приеме третьего повторения в счетчике 4 происходит коррекция (обновление) цифровых кодов, которые соответствуют числу единиц в одноименных элементах трех повторений сообщения, записываются в накопитель 6 и поступают в блок 7 для Формирования мажоритарного результата по критерию "два из трех". В этом случае открыт ключ 18 и старшие разряды цифровых кодов через переключатель 14, ключ 18 и элемент ИЛИ 19 поступают на выход блока 7, как результат мажоритарной обработки, который через переключатель 5 подается в блок 1, где проверяется на отсутствие ошибок.

Если ошибка не обнаружена, то по сигналу из блока 1 цифровые коды поступают в блок 7 мажоритарной обработки повторно из накопителя 6 (переключатели 13 и 14 после каждого цикла обработки возвращаются в исходное состояние сигналами синхронизации и в данный момент соединяют выход накопителя 6 со схемой мажоритарной обработки блока 7). Результат мажоритарной обработки (информационная часть) проходит транзитом через накопитель 6 и поступает на выход анализатора. При обнаружении ошибки сигнал со второго выхода блока 1 обнаружения ошибок поступает на вхоД формирователя 2, где используется для получения сигнала переспроса. В последнем случае вслед за выдачей цифровых кодов из накопителя 6 выдается третья комбинация. Однако выдача комбинации и ее обработка проводятся на тактовой частоте, превьыающей скорость модуляции принимаемой информации, чтобы обработка третьей комбинации была закончена до прихода первого элемента очередной комбинации.

Третья комбинация транзитом (без изменения) проходит через блок 7 мажоритарной обработки, переключатель 5 и вводится в блок 1 обнаружения ошибок. В накопителе 6 данная комбинация перезаписывается. При необнаружении ошибки сигнал с первого выхода блока

1 обнаружения ошибок поступает на первый управляющий вход накопителя 6 и разрешает выдачу информационных элементов третьей комбинации. В случае обнаружения ошибки сигнал со второго выхода блока 1 подается на вход формирователя 2, где совместно с сигналом ошибки результата мажоритарной обработки формирует сигнал, организующий очередной переспрос.

Предлагаемый анализатор практически при той же сложности позволяет ис65 правлять ошибки по критерию большинстЧетвертое повторение принимается и анализируется аналогично рассмотренному. Однако цифровые коды корректируются (обновляются) только в том случае, если счетчик 4 не оказывается в режиме насыщения (состояние"11 ) при его начальной установке. Для этого блок 7 мажоритарной обработки на момент считывания цифрового кода из накопителя 6 для начальной установки счетчика 4 подключается к выходу накопителя 6. Если цифровой код

"11", то сигналы проходят через переключатели 13 и 14, поступают на входы элемента И 15 и переводят в единичное состояние триггер 16. Сигнал с выхода 11 блока 7 мажоритарной обработки проходит на запрещающий вход

15 элемента 3 запрета, запрещая прохождение единичных сигналов принимаемого повторения для данного состояния, что исключает коррекцию цифрового кода, соответствующего насыщению счетщ чика 4. В конце такта триггер 16 устанавливается в "0".

При обнаружении ошибки в четвертом повторении организуют переспрос и начинают прием пятого повторения. Все необходимые управляющие сигналы формирует формирователь 2. В момент считывания цифровых кодов из накопителя

6 для начальной установки счетчика 4 блок 7 мажоритарной обработки переключателями 13 и 14 подключается к

ЗО выходу накопителя 6. Этим обеспечивается фиксация состояния насыщения счетчика 4 и запрещение коррекции соответствующего цифрового кода сигналом с выхода 11 блока 7 мажоритар35 ной обработки. Далее на момент считывания цифровых кодов с выхода счетчика 4 блок 7 мажоритарной обработки подключается переключателями 13 и 14 на выход счетчика 4 и открывается

40 ключ 17. Результат мажоритарной обработки по критерию "три из пяти" формируется элементом И 15 и через открытый ключ 17 элемент ИЛИ 19 поступает на выход блока 7 мажоритарной обработки, проходит переключатель 5 и анализируется блоком 1 обнаружения ошибок. Дальнейшая обработка результата мажоритарной обработки по критерию "три из пяти" и пятого повторения осуществляются аналогично тому, 50 как это делается для результата мажоритарной обработки по критерию

"два из трех" и третьего повторения.

Предлагаемый анализатор обладает более высокой технико-экономической эффективностью, чем известный, в котором возможна мажоритарная обработка только М-кратко дублированных сообщений. При этом сложность его (в элементах памяти) оценивается величиной

781872 (2m-1} повтореМ, а М анализатора оцеS а(И-R+ 1) ° n

> эя 5

fI, ва для любых кодов с нием, где m = 2 3 (н- )

2 )- 1. Сложность ниваегся выражением где R — относительная скорость передачи йнформации.

Например, если известный анализатор обрабатывает только трехкратно, дублированные сообщения (М=З), то

М 2 — 1 = 3 и следовательно, Ъ-1 предлагаемый анализатор обрабатывает по критерию большинства трех- или пятикратно дублированные сообщения.

Это уменьшает вероятность неисправимых ошибок и повышает помехоустойчи вЬсть0 анализатора.

Если канал связи характеризуется состоянием, для которого вероятность искажения одного элемента равна P =

10, то вероятность несправляемых ошибок, приведенная к одному элементу, для известногб анализатора будет

3. 10 э

I а для предлагаемого анализатора

Это более, чем в 10 раэ лучше, чем

2 для известного анализатора.

Если в известном анализаторе предусмотреть возможность исправления по-критерию большинства пятикратно дублированные сообщения (N = 5), то его сложность оценивается выражением !

Я л N Это на Ъ сложнее, чем для предлага1 емого анализатора.

0>-01 И -0+0-1

100% = „ „ 100%, Если R = 0,8 и так как М = 3,,N" = 5, то у = 56Ъ.

Таким образом, предлагаемый анализатор позволяет получить выигрыш относительно известного или в помехо .устойчивости при заданной сложно т или в с и, и в сложности реализации при заданной помехоустойчивости. Положительный эффект резко возрастает с увеличением предусматриваемой кратности мажори15 тарно обрабатываемых повторений.

Формула изобретения

Анализатор кодовых комбинаций для устройств передачи информации с решающей обратной связью по авт. св.

9 465648, отличающийся

20 тем", что, с целью повышения помехоустойчивости анализатора, в него введены элемент запрета и счетчик, выход счетчика соединен с соответствующими входами накопителя и блока мажоритар75 ной обработки, управляющий вход блока мажоритарной обработки соединен с выходом формирователя сигналов переспроса и переключения, а управляющий выход — с запрещающим входом элемента запрета, информационный вход которого соединен со входом анализатора, а выход — с первым входом счетчика, второй информационный выход накопителя соединен со вторым входом

35 сче чи а

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 465648, кл. G 08 С 19/28, 1974 (прототип).

781872

bu О

Составитель Н. Бочарова

Редактор В. Еремеева Темред М.Табакович Корректор Е.Папп

Заказ 8145/57

Тираж 682 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул."Провктиай; 4