782140 - Дискретный умножитель частоты

Дискретный умножитель частоты

Иллюстрации

Показать все

Реферат

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИ ЕТИЛЬСТВУ ро782140 (61) Дополнительное к авт. свид-ву (22) Заявлено 06.01 ° 78 (23) 2567284/26-21 (51)М. Кл.

Н 03 К 5/156 с присоединением заявки Йо

Государственный комитет

СССР по делам изобретеинй и открытий (23) Приоритет

Опубликоваио 231180. Бюллетень Ю 4З

Дата опубликования описания 25,1180 (53) УДК 621. 374, .44(088.8) (72) Автор изобретен и я

Л. E. Шахновский (71) За яв и тель (54) ДИСКРЕТНЫЙ УИНОЙИТЕЛЬ ЧАСТОТЫ.Изобретение относится к электроизмерительной технике и предназначено для использования в радиоэлектронных установках различного назначения.

Известен умножитель.частоты, содержащий регистр, схему переноса, схему ИЛИ, схему И, два делителя частоты, блок управления, формирующее устройство, два вентиля и генератор эталонной частоты, который соединен с первыми входами первого и второго делителей частоты соответственно через первый и второй вентили, подключенные вторыми входами к первому и второму выходам блока управления, на вход которого через формирующее устройство подается умножаемая частота, а третий выход связан через элемент

ИЛИ со схемой переноса, включенной между регистром, вход которого соединен с выходом первого делителя частоты; который через элемент И связан со вторым входом элемента ИЛИ (1)

Однако длительность переходного процесса в этом умножителе при изменении коэффициента умножения или частоты входного сигнала составляет около двух периодов последнего, что приводит к низкому быстродействию устройства.

Цель изобретения вЂ” повышение быстродействия устройства.

Для этого в дискретный умножитель частоты, содержащий последовательно

5 соединенные формирующее устройство и блок управления, генератор эталонной частоты, выход которого соединен со входами делителей частоты через соответствующие вентили, другие входы

10 которых подключены к выходу блока управления, регистр, блок переноса и элемент ИЛИ, введены реверсивный счетчик, входной и буферный регистры, сумматор и множительное устройство, 15 при этом входной регистр, буферный регистр, сумматор, первый делитель частоты, элемент ИЛИ, реверснвный счетчик, блок переноса, регистр и второй делитель частоты соединены пос20 ледовательно, к выходу блока управления подключены входы формирующего устройства, делителей частоты, регистра, элемента ИЛИ, реверсивного счетчика, блока переноса, множитель25 ного устройства, входного регистра, буферного регистра и сумматора, выход генератора эталонной частоты "оединен со вторым входом блока управления, выход второго делителя часто3р ты вЂ” c третьим входом блока управле-, 782140

Блоком 2 управления постоянно осуществляется сравнение текущего и предшествующего ему периодов входного сиг нала. Если в течение m периодов входного сигнала частота последнего остается постоянной, то на выходе умножителя формируется последовательность импульсов частоты

F x - "< ах

Если, начиная с (m<1)-го периода входного сигнала, частота последнего изменилась и стала равна F чем Г

ЬХ1 м Г,„(ГЬ„(Тах Тах), то через время

Т „с момента окончания m-ro периода входного сигнала блоком 2 управления открывается на время h,Ò - Т - Т вент ентиль 4, через который в реверсивах. Ех ный счетчик 9 вводят число импульсов равное целой части числа

aq„=(hN 4п)/К =4ф ал /К где М = Т„°,,an вЂ” остаток импульсов; накопленный в делителе 7 частоты к моменту окончания (m+1)-го периода входного сигнала. В реверсивном счетчике 9 зафиксирован код числа ния, выход первого делителя частотысо входом сумматора, выход реверсивного счетчика вЂ” со вторым входом множительного устройства, выход входного регистра вЂ” со входами первого делителя частоты и сумматора, а выход сумматора вЂ” с четвертым входом блока управления и с третьим входом множительного устройства, выход которого подключен ко входу сумматора.

На чертеже представлена структурная электрическая схема дискретного О умножителя частоты.

Дискретный умножитель частоты содержит формирующее устройство 1, блок

2 управления, генератор 3 эталонной частоты f>, вентили 4 и 5, делители б и 7 частоты, элемент ИЛЙ 8, реверсивный счетчик 9, блок 10 переноса, регистр 11, входной регистр 12, буферный регистр 13, сумматор 14, множительное устройство 15.

Работает устройство следующим об20 разом.

В исходном состоянии вентили 4 и 5 закрыты формирующим устройством 1 иМпульсы не вырабатываются, реверсивйый счетчик 9 установлен в режим суммирования. Входному регистру 12 задается код коэффициента умножения К (тем

1 самым коэффициент деления делителя 2 частоты устанавливается равным коэффициенту умножения К ) . По сигналу и 11

Пуск блоком 2 управления запускает; ся формирующее устройство 1,которое осуществляет выделение периодов, входного сигнала, вырабатывая импульсы с периодом следования 35

Т;= 1/FI5x > где F> частота входного сигнала.

По первому выходному импульсу формирующего устройства 1 блоком 2 управления открывается вентиль 4, че рез который в течение периода време 40 ни Т „ в реверсивный счетчик 9 вводят число импульсов g, равное целой части числа

$=N/K q+aq/K где N=Ф Тьх вЂ” число импульсов генератора 3 эталонной частоты за период

Тах, ап вЂ” остаток импульсов накопленный в делителе 7 частоты к моменl ту выработки формирующим устройством

1 второго выходного импульса. 50

По второму выходному импульсу формирующего устройства 1 блоком 2 управления закрывается вентиль 4, осу. ществляется перепись содержимого реверсивного счетчика 9 через блок 10 55 переноса в регистр 11 (тем самим коэффициент деления делителя б частоты устанавливается равным g ) и откры-вается вентиль 5. Через открытый вентиль 5 импульсы генератора 3 эталонной частоты поступают на вход делителя 6 частоты на выходе которого формируется последовательность импульсов частоты

F = < =К,f /N=y. /Т у s Дф+<, по очередному выходному импульсу делителя 6 частоты блоком 2 управления вырабатывается сигнал, осуществляющий через блок 10 переноса перепись содержимого реверсивного счетчика 9 в регистр 11 (тем саж1м коэффициент деления делителя б частоты устанавливается равным g ).

На выходе умножителя формируется последовательность импульсов частоты„=1/%„Т «1/(ЪЧ )ТР1/(1 69 ) Т;

-"1/t(N-an)/К (ЬЦ+а )/K,)Т К/(М+ЬN) Т

- К /(Nt Ь Н то) К /(Т „ аТ1) = К,/Тах

Обозначим В, вЂ” интервалы времени с момента изменения частоты входного сигнала до момента изменения частоты выходной импульсной последовательности умножителя.

Очевидно, что 0 6ь а Т +т ьх, eby, где Ь„х-Та /К Ф МТ /<„,ò -N Т =(М+ЬИ )T

Тогда

- " (N+ ",)Т + То/К» »,.„= ТО(1.1/К .Ь Т . о.

Обозначим M =ó„- вЂ” быстродействие (быстродействие вЂ” величина, обратная длительности переходного процесса или интервалу времени с момента изменения частоты входного сигнала или коэффициента умножения до момента изменения частоты выходной импульсной последовательности умножителя) известного дискретного умножителя частоты,М = -быстродействие предлагае4 мого дйскретного умножителя частоты, где Т„ - дяительность переходного,782140 !

t процесса в известном дискретном ум- код числа (-К ) из входно ножителе частоты. :12 заносится в сумматор 14, где вы- " л=и . /м .-т / 2т /Е числяется выражение м1п !и1п пиах 1wx Ьх !май (дп -д,) - К, п2- Ьп

* 2М т /ЕМТ (м!К )" " 1=2К )((+1/к фйД эатеа чищается делитель 7 частот

1о î i ол 1 1) м код числа

2к,/((нам) 14/к11-2И, (н+!4/к,). 64 - (> - «, ) - Д

hl/<„< N!, откуда !с.п 2, иэ сумматора 14 переписывается в деПусть в течение k периодов вход литель 7 частоты и с ммат сумматор 14 устаного сигнала частота последнего ие навливается s исхо ное ис одное состояние.. изменялась и была равна Fg, а начи 6 х 1 Блоком 2 управления вырабатынаетсигнала частота последнего изменилась ИЛИ 8 в ся импульс, поступающий че ез элемент

ИЛИ 8 в реверсивный счетчик 9, котопричем Г .уГ

"Ьх Ьх, рый после этого устанавливается в бхай ьх режим суммирования.

Тогда по окончанию (m+k>1)-го пе- 15 риода входного сигнала код меньшего .

В реверсивном счетчике 9 зафиксииэ чисел рован код числа я - 1

Й за g

Если дИ у й, то по сигналам блоЙ = Т ка 2 управления делитель 7 частоты

1 Sx . %2 и реверсивный счетчик 9 устанавливаиз блока 2 управлени а (-К1) из входного регистра 12 заносит- . . матор ! ся н сумматор 14, где вычисляется выЕсли дйд (М2, то по сигналам блока 2 управления устанавливается в ре- у5 жим вычитания реверсивный счетчик 9 и код числа (-K ) пиз входного регистПосле каждого занесения кода чисра 12 заносится в сумматор 14 где выла (-К ) н сумматор 14 блоком 2 пчисляется выражение ранления анализируется содержимое сумматора 14.

iÊ и 1 м Если и -ьК 0, то блоком 2 упПосле каждого занесения кода чис- . " а

2. 1/ К равле ни я вырабатыв ается импульс, который через элемент ИЛИ 8 поступает ла -К1 в сумматор 4 блоком 2 упсуммат 14. равления анализируется содержимое сумматора в ренерсивный счетчик 9, увеличивая его содержимое на единицу.

Если дед - 1К17,0, 35 то блоком 2 управления вырабатывает Та пРодолжаетсЯ до тех поР, пока им„ульс, котор и через элемент ИЛИ 8 с держимое су "а ора не станет отри поступает в реверсив и счетчик 9, цательным, то есть при некотором уменьшая его содержимое на единицу.

Так продолжается до тех пор, пона- 4p N< - (д 1) К„ С 0 содержимое сумматора 14 не становится отрицательным, .т.е. при некотором Н «

По сигналам блока 2 управления код

Ф числа К1 из входного регистра 12 пос 2 2 1 1 д" /к

7 частоты поступают н сумматор 14, .3И(М где вычисляется выражение 5p и код числа дп„заносится в делитель ((д!т -к )+М)-дп «дп -дп

7 частоты.

В реверсивном счетчике 9 зафиксиБлоком 2 управления анализируется рован код числа д" содержимое сумматора 14. После того, как н делитель 7 часЕсли Ьп, - дп„ О, тоты занесут код числа дп, или код то. по сигналам блока 2 управления 55 числа дп", илн код числа дп и н ре2 код числа нерсивном счетчике 9 сформируется код

М с

Ап2 (бп2 bп1 ) числа g<, или код числа gg, по очеиэ сумматора, 14 заносится н делитель редному выходному импульсу делителя "

7 частоты, ренерсивный счетчик 9, в б частоты блоком 2 управления выракотором зафиксирован код числа д jp батынается сигнал, осуществляющий

=д„ -дд,устанавливается в режим сум- перепись содержимого реверсивного миронания и сумматор 14 устананлива- счетчика 9 через блок 10 переноса н ется н исходное состояние. регистр 11 (тем самым коэффициент

Если дпр - дп ) 0 деления делителя б частоты устананто по сигналам блока 2 управления линается равным д или д,", или д ) 782140

ХМ и

O) b n -aa, OO

l / 2Т =1/(Ag )T, i/{ -дф )Т =i/(Н,) К„-Дй /К@К„/(й,Т,-д Т,)=К,/(т „-дТ)= K /T

5) Ьп -дп о

1/ " Т =К„/(N T -ANP )=К,/(т „-У ) =К,/т

2. Ди )к : / ""т,= /,"т=4/(Н,/К„)т,=К,/И,т,-К,/т,„ аК,Р

1 xz

На выходе умножителя формируется .последовательность импульсов частоты

Обоз Н ачим вЂ” интервал времени ,с момента изменения частоты входного сигнала до момента изменения частоты выходной импульсной последовательности умножителя.

Очевидно. что.

o(i сТ +м псам /К N /К Т Т

SblW

1 где 1 = м T.,T, =T Ä /K,=N г /K„ ТО/

Тогда 0 М Т N2 о/К йzо /k,, Н,т,/К,, п= М /и, =т /В =ат /Ф п

2ма 1м п пиах/ zwax ьх мах

= > "Я,/Щ Р+ /К,)+ "1,/К,".) =2 (("+ /Ф,("2К11

В ряде случаев, например, при использовании дискретного умножителя частоты в качестве одного иэ узлов синтезатора частоты или цифроаналогового генератора, приращение, соответствующее некоторому изменению периода входного сигнала, может задаваться параллельным цифровым кодом.

Работа предлагаемого дискретного умножйтеля частоты при такой форме задания приращения состоит в следующем.

Пусть в делителе 7 частоты и реверсивном счетчике 9 зафиксированы коды чисел bflz u g которые сооТ Ф . ветствуют Nz, пропорциональному пе риоду Твх = Ne To

Дискретный умножитель частоты формирует импульсную последовательность частоты ьых, - К1 T&xz К1 бхд

По сигналу "цифровой код" В блок

2 управления заносятся цифровой код

h,N>, соответствующего приращению ,дТ периода входного сигнала (дТ

=AN(° Т ), и код знака приращении я.

Если знак приращения положительный, то код числа Дй из блока 2 управления заносится в сумматор 14 и по сигналам блока 2 управления коды чисел д п из делителя 7 частоты и

r ,-К ) из входного регистра 12 также заносятся в сумматор 14 где вы15 числяется выражение (AN>t Ьп ) - 1К

После каждого занесейия кода числа (- К ) в сумматор 14 блоком 2 управления анализируется содержимое сумматора 14.

Если (дН +An )-ьК„>jO, то блоком 2 управления вырабатывается импульс, который через элемент ИЛИ 8 поступает в реверсивный счетчик 9, увеличивая его содержимое на единицу.

Так продолжается до тех пор, пока содержимое сумматора 14 не станет отрицательным, т.е. при некотором

=(Ь9 +1)

30 h N tbnп ) - (ддь4.1) K„(0 где д9 вЂ” целая часть числа

ДЧЬ=(дИЬдh )!k =ЬЧ Дп /К

В этом случае по сигналам блока

3)2 управления код числа К из входного регистра 12 заносится в сумматор 14, где вычисляется выражение (дй +д )-(bс )К,t k,=ьП код числа ï> из сумматора 14 зано40 сится в делитель 7 частоты, и сумматор 14 устанавливается в исходное состояние.

В делителе 7 частоты и реверсив45 ном счетчике 9 зафиксированы коды чисел "Ь=("Ъ "2) -Д%Ь" и

ЧЬ Ч2 1ь

50 Если знак пРиращения отрицательный, то код числа дй из блока 2 управления заносится в сумматор 14, по сигналам блока 2 управления устанавливается в режим вычитания реверсивный счетчик 9 и код числа (-К1) иэ входного регистра 12 заносится в сумматор 14, где вычисляется выражение

bNg вЂ” i K

После каждого занесения кода чис60 ла (-К ) в сумматор 14 блоком 2 управления анализируется содержимое сумматора 14.

Если ANp - i K)2r О, то блоком 2 управления вырабатывается импул ьс, ко65 торый чера элемент ИЛИ 8 поступает

782140 в реверсивный счетчик 9, уменьшая его содержимое на единицу, Так продолжается до тех пор, пока содержимое сумматора 14 не станет от/ рицательным, т. е. при некотором

=-Ag+t1

ЬМ " (д9 Ф1) К (0

5 где дф» целая часть числа

1 ч - " /" - "" /

15 диро

ЯД-1/((Н ДП ) V, {АЙ +АП )/КДТ= /КТ-АМТ )=К/Т -Ат) y/Г

@ ь1 о о

2 Ь мъ О )Ап» -аО О /%Ь а (. ) о= /(/ 4 "Ь/ 1) -"/."ХО А1"Л-", (ax АМ=" / у .3

K1FSX

1 1 2

ГЬ„= р вЂ” вЂ” вЂ” вЂ” частота входного сигнала умйожйтеля.

В делителе 7 частоты и реверсивном счетчике 9 соответственно зафик.вЂ” сированы коды чисел д п и g<

".Ф

Прн поступлении сигнала "йзмененне коэффициента умножения" в блок 2 щ() управления по сигналам последнего код коэффициента умножения К, из входного регистра 12 переписывается в буферный регистр 13, во входной регистр 12 заносится код коэффициента умножения К1, коды чисел К„и (-К ) последовательно поступают в сумматор 14, где вычисляется выражение .АК=К -К и множительным устройством 15 леремножаются коды чисел ЬК и g .

6() Блоком 2 управления анализируется содержимое сумматора 14.

Если АК) О, то ло сигналам блока

2 управления сумматор 1 4 очищается и в него заносится код числа дКд из множительного устройства 15, затем

По сигналам блока 2 управления к коды чисел К и (- А n ) соответственно из входного регистра 12 и делителя 7 частоты поступают в сумматор 14, где вычисляется выражение ((» -,)к,)- "= " г

Блоком 2 управления анализируется содержимое сумматора 14. к

Если Ьп - дп 0, то по сигналам блок,, 2 управления код числа An =

=- (Ь n» - hn» ) из сумматора 14 зано- . сится в делйтель 7 частоты, реверсивный счетчик 9, в котором зафиксирован код числа g»= g - д9 " ус2 Ъ танавливается в режим суммирования и сумматор 14 устанавливается в исходное состояние.

Если дп - дп )0, то по сигналам

% М блока 2 управления код числа (-К )

1 из входного регистра 12 заносится в

Обозначим А вЂ” интервал времени с момента подачи на вход дискретного умножителя частоты сигнала "цифровои код" до момента изменения частоты вЫходной импуяьсной последовательности.

Очевидно, что

DxI T> ° xxxxx(x.j д т, \ гле Т „=и Т!к,, мак(ь ьjxxjмак((дй ддп д .,)/К, (дн дП )/V.))=a,ì /y, Тогда

О - "Ь- д "Г / "1 "Я / о- Ь -(" "Ра/" i

О -ь ит/к i =н T К

5 Ъ î i 311п Ьо/ ю

М ° /ц,=т / в=Я.Т /В

Nln м и и мах Ъ мак Ь Ъмоп

2 1 таК,,/НД; 2У.

Рассмотрим работу предлагаемого дискретного умножителя частоты при изменении коэффициента умножения.

Пусть дискретный умножитель частоты формирует импульсную последовасумматор 14, где вычисляется выраже-, ние (ЬпА - дпЕ) - К, % .% затем очищается делитель 7 частоты, код числа

"Г"=-R."-;--» )-" 1 из сумматора 14 переписывается в делитель 7 частоты и сумматор 14 устанавливается в исходное состояние.

Блоком 2 управления вырабатывается импульс, поступающий через элемент

ИЛИ 8 в реверсивный счетчик 9, который после этого устанавливается в режим суммирования.

В реверсивном счетчике 9 зафиксирован код числа = g" - 1.

После того, как в делитель 7 частоты будет занесен код числа п,, или код числа дп и в реверсивном счетчике 9 сформируется код числа (хх К

g» или код числа g>, или код числа

g по очередному вйходному импульсу делителя 6 частоты блоком 2 управления вырабатывается сигнал, осуществляющий перепись содержимого реверсивного счетчика 9 через блок 10 переноса в регистр 11 (тем самым коэффициент деления делителя 6 частоты устанавливается равным g, или g или 9 )

На выходе умножителя формируется последовательность импульсов частоты тельность частоты F x2= K Fgx, где

782140

1 код числа b n из делителя 7 частоты

3Ф и код числа -К ) из входного регистра 12 последовательно поступают в сумматор 14, где вычисляется выражение (6Kgt+b,4) - К

Блоком 2 управления анализируется содерщнмое сумматора 14.

Если (ЬКф + Ьп ) - К (О, т.е. (hK9

Делитель 7 частоты очищается и в него заносится содержимое сумматора 14.

В реверсивном счетчике 9 зафиксиррван код числа g а

Если . (ЬК9 + hn+) - К )i О, T. å. (фКд +дп )) 3>, то блоком 2 Управления вырабатывается импульс, поступающий через элемент ИЛИ 8 в реверсивный счетчик 9 и .увеличивающий его содержимое на единицу.

Затем по сигналам блока 2 управления код числа (-К ) иэ входного регистра 12 заносится в сумматор 14 где вычисляется выражение (ьк%2+ Ф- м, После каждого занесения кода числа (-К ) в сумматор 14 блокЬм 2 управ- . ления анализируется содержимое сумматора 14 и, если % (дКс +дh )-Й о

2 то блоком 2 управления вырабатывается импульс, который через элемент

ИЛИ 8 поступает в реверсивный счетчик 9, увеличивая его содержимое на единицу.

Так продолжается до тех пор, пока при некотором i =(д94 i ) содержимое . сумматора 14 не станет отрицательным, т ° е. при i (hg4 11) (aKgR+ А nzx) - (дЯ4 +1 ) KR (О

В этом случае по сигйалам блока 2 управления код числа Kzèý входного регистра 12 поступает в сумматор 14, где вычисляется дп =(дКс +до )-д< 4К2, делитель 7 частоты очищается, и в него переписывается содержимое сумматора 14, который затем также очйщается.

В реверсивном счетчике 9 зафиксиРован код числа 94 = 9 + д94.

Если ЬКа О, то по сигналам блока

2 управления сумматор 14 очищается и в него заносится код числа (-ЛКд )

2 нэ множительного устройства 15, затем код числа д nz из делителя 7 частоты поступает в сумматор 14, где вычисляется выражение

Ьг - AKQZ

Блоком 2 управления анализируется содержимое сумматора 14. "

Если Ап -AKgg >r О, то по сигналаь) блока 2 управления делитель 7 частоты очищается, в него заносится из сумматора 14 код числа дп„=дп -ьк, 5 и затем сумматор 14 очищается.

В реверсивном счетчике 9 зафиксирован код числа g, 2

Если,дп2 -ЬКд сО, то по сигналам блока 2 управления реверсивный счет-)0 чик 9 переводится в режим вычитания и код числа К из входного регистра 12 поступает в сумматор 14, где вычисляется выражение К -(-(Zh„-any )), После каждого занесения кода числа

К в сумматор 14 блоком 2 управления анализируется содержимое сумматора

14, и если К +(дЛ -дКс ) о, то блоком 2 управления вырабатывается импульс, который через элемент

ИЛИ 8 поступает на вход реверсивного счетчика 9, уменьшая его соцержи25 мое на единицу.

Так продолжается до тех пор, пока при некотором = (дд Н ) содержимое сумматора 14 не станет положительным

30 (д ".1)к +(дп -ьк ) о.

В этом случае по сигналам блока 2 управления реверсивный счетчик 9 устанавливается в режим суммирования код числа (-К ) из входного регистра 12 заносится в сумматор 14, где вы35 числяется выражение

àn4 дС@ М2 -(Дп -dXq ), Делитель 7 частоты очищается и в него йереписывается код числа дР" из. сумма40 тора 14, который затем также очищается. В реверсивном счетчике 9 зафиксирован код числа

Ъ =9 4 9

Если при изменении коэффициента

45 Умножения >КТ О, то по сигналам блока 2 управления код числа (-Kz) из входного регистра 12 поступает в сумматор 14, где вычисляется выражение (ЬК-К ). Содержимое сумматора 14 анализируется блоком 2 управления.

Если (5K - К )аО, то код числа К2 иэ входного регистра 12 поступает в сумматор 14, где вычисляется (дК;К,)+

Дальнейшая работа дискретного

55 умножителя частоты для случая дК>О, (причем ЬК C К ) описана выше.

Если (дК - К ) у ОО, то по сигналам блока 2 управления очищается сумматор 14 и множительное устройство 15, код числа К из буферного регистра

13 поступает в сумматор 14, множительным устройством 15 перемножаются коды

К и gZ, сумматор 14 очищается и в него переписывается содержимое множи 5 .тельного уат родства 15, код числа hng

782140 из делителя 7 частоты поступает в сум матор 14, где вычисляется и =К, g +bn<, делитель 7 частоты и реверсивнйй счетчик 9 очищаются, и затем код числа (-К,) их входного регистра 12 заносится в сумматор 14, где вычисляется выражение Н - К .

После каждого занесения кода числа (-К ) в сумматор 14 блоком 2 управления анализируется содержимое сумматора 14 и если йд.- i К ) О, то блоком 2 управления вырабатывается импульс, который через элемент

ИЛИ 8 поступает в реверсивный счетчик 9, увеличивая его содержимое на единицу.

Так продолжается до тех пор, пока при некотором i =g4 «-1

"у." (94+1 ) К С О, где g+< - целая часть числа g =й /К лиф ф к

94 + 4 20

В этом случае по сигналам блока 2 управления код числа К из входного

-(4" Й т- 2. «4

5 и код числа ь из сумматора 14 за4 носится в делитель 7 частоты. B реверсивном счетчике 9 зафиксирован код числа g 4

После того, как в реверсивном счетчике 9 и делителе 7 частоты будут сформированы коды, соответствующие заданному изменению коэффициента умножения, по очередному выходному импульсу делителя 6 частоты блоком 2

15 управления вырабатывается сигнал, осуществляющий перепись содержимого реверсивного счетчика 9 через блок

10 переноса в регистр 11.

1, йьК)0

A. Ь,К К а) Ьа +ьт " .К

a/с т, К /т „ б) ЬК(, -«Ь1 1 7i К2 /Ц Т1/(Ч 2+Ь%4) =1Й «(ЬКс 1бп Ьпд)/"2+="ß+(à («Ьп //К )Т=

1/(«(К, КД /V/k

2. ЬК(О а) Ьп"-ьК -),о

1/9 ТАК/т

1/ф Т =1/(q ЛС ) Г 1/ С -(К-КДЯ, /К2«(ЬП -d n< )/КД

2 Ьх2

=1/Cê д т,/к = к,/(к„ ь,/к,1т,1=К /и т,=к, /т „

1.К,) К

1/(к,+ к ) 1/2-, откуда ь) к а.к, К

1/(К, К )(4/ЯК„, отКЦД.ц п) К2.

В отличии от известных дискретных умножителей частоты на выходе предлагаемого дискретного умножителя частоты отсутствует переходный процесс при смене установившегося режима генерации одной выходной частоты установившимся режимом генератора другой выходной частоты. Существует время задержки (4,i=i-4) с момента изменения входной частоты умножителя (подачи на вход умножителя сигнала "цифровой код") или коэффициента умножения до момента изменения выходкой частоты умножнтеля, в течение которого последним генерируется выходная частота, предшествую50

Обозначим Г вЂ” интервал времени с момента подачи на вход дискретного умножителя частоты сигнала "Изменение коэффициента умножения до момента изменения частоты выходной импульсной последовательности.

Очевидно, что

Тогда

1 ооб4 «, р(к+i(v.1,о i (иф,g) цд "-Т )((К + К2)/(К, КД) регистра 12 поступает s сумматор 14, где вычисляется

На выходах умножителя формируется последовательность импульсов частоты

Формула изобретения

Изменение

Составитель В. Чернышев

Заказ 8166/72 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Раушская наб. д. 4 5

Филиал ППП "Патент", г. Ужг©ЙОД, ул." Проектная, 4 щая изменению входной частоты умножителя (подаче на вход умножителя сигнала "цифровой код") или коэффициента умножения.

Использование новых элементов реверсивного счетчика, входного регистра, буферного регистра, сумматора и множительного устройства позволяет повысить быстродействие дискретного умножителя частоты и устранить переходный процесс на выходе дискретного умножителя частоты при изменении частоты входного сигнала или коэффициента умножения.

Дискретный умножитель частоты, содержащий последовательно соединенные формирующее устройство и блок управления, генератор эталонной частоты, ър выход которого соединен rо входами делителей частоты через соответствующие вентили, другие входы которых подключены к выходу блока управления, регистр, блок переноса и элемент

ИЛИ, отличающийся тем, что, с целью повышения быстродействия в него введены реверсивный счетчик, входной и буферный регистры, сумматор и множительное устройство, при этом входной регистр, буферный регистр, сумматор, первый делитель частоты, элемент ИЛИ, реверсивный счетчик, блок переноса, регистр и второй делитель частоты соединены последовательно, к выходу блока управления подключены входы формирующего устройства, делителей частоты регистра, элемента ИЛИ, реверсивного счетчика блока переноса, множительного устройства, входного регистра, буферного регистра и сумматора, выход генератора эталонной частоты соединен со вторым входом блока управления, выход второго делителя частоты вЂ” с третьим входом блока управления, выход первого делителя частоты вЂ” co входом сумматора, выход реверсивного счетчика вЂ” co вторым входом множительного устройства, выход входного регистра вЂ” со входами первого делителя частоты и сумматора, а выход сумматора вЂ” с четвертым входом блока управления и с третьим входом множительного устройства, выход которого подключен ко входу сумматора.

Источники информации, принятые во внимание при экспертизе

1. Смеляков В. В. Цифровая измерительная аппаратура инфранизких частот. N., "Энергия", 1975. с. 37, рис. 2-1.

Дискретный умножитель частоты

Патент 782140