Адаптивный коммутатор

Адаптивный коммутатор

Иллюстрации

Показать все

Реферат

 

Оп ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советских

Социалистически

Республик

<1>782173 (61) Дополнительное к авт. свид-ву 9 618861 (22) Заявлено 23. 02. 7921) 2731934/26-09 с присоединением заявки Н9 (5!)М. Кл.

Н 04 ) 11/20

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 23.11,80 бюллетень Р 43

Дата опубликования описания 25. 11. 80 (53) УДК 621.394.

1 .6(088.8) С.В. Цеханович, A.È. Чучеров, В.П. Грибок и Н.Н. Цеханович (72) Авторы изобретения (71 ) 3a яв ит ель (54) лдлптивный коммутдтОр к 1

Изобретение относится к радиотехнике и может использоваться в многоканальных информационно-измерительных системах, использующимх квазиобра—

/ тимое сжатие данных. 5

По основному авт. св. 9 618861 известен адаптивный коммутатор, содержащий входной регистр, выход которого подключен к первому информационному входу арифметического блока, 10 управляющий выход которого подключен к входу формирователя функции приоритета, блок задания апертур, выход которого соединен с управляющим входом арифметического блока, оператив- 5 ный запоминающий блок, выход и вход которого подключены к второму информационному входу и к гервому информационному выходу арифметического блока соответственно, блок синхрониза- 20 ции и управления, первый вход которого подключен к входному регистру, второй выход соединен с синхронизирующими входами арифметического блока и оперативного запоминающего бло- 25 ка, а третий выход — к входу формирователя адреса и к синхронизирующему входу формирователя функции приоритета, и выходной регистр, а также дополнительный запоминающий 30 блок, информационный вход которого соединен с вторым информационным выходом арифметического блока и с первым входом выходного регистра, а выход — к второму входу выходного регистра, первый и второй выходы формирователя функции приоритета соединены с первыми управляющими входами дополнительного запоминающего блока и выходного регистра соответственно, первый выход формирователя адреса подключен к управляющему входу формирователя функции приоритета, а второй выход — с вторым и управляющими входами дополнительного запоминающено блока и выходного регистра 1(.

Однако известный коммутатор обладает низкой точностью коммутации.

Цель изобретения — повышение точности коммутации.

Указанная цель достигается тем, что в адаптивный коммутатор,содержащий входнои регистр, выход которого подключен к первому информационному входу арифметического блока, управляющий .выход которого подключен к входу формирователя функции приоритета, блок задания апертур, выход которого соединен с управляю782173 о,с щим входом арифметического блока, оператИвный запоминающий блок, - выход и вход которого подключены к второму информационному входу и к первому информационному выходу арифметического блока соответственно, блок синхронизации и управления, первый выход которого подключен к входному регистру, второй выход соединен с синхронизующими входами арифметического блока и оперативного запоминающе о блока, а третий выход к входу формирователя адреса и к син.хронизирующему входу формирователя функции приоритета, и выходной регистр, а также дополнительный за° поминающий блок, информационный вход которого соединен с вторым информационным выходом арифметического блока и с первым входом выходног регистра, а выход — к второму ходу выходного регистра, первый и второи выходы формирователя функции прио- . ритета соединены с первыми управляюшими входами дополнительного запоминающего блока и выходного регистра соответственно, первый выход формирователя адреса подключен к управляющему входу формирователя функции приоритета, а второй выход — с вторым и управляющими входами дополнительного запоминающего блока и выходного регистра, введены ключевой блок, первый вход и выход которого соединены соответственно с первым информационным выходом арифметического блока и входом оперативного запоминающего блока, а первый выход формирователя функции приоритета подключен к дополнительному управляющему входу арифметического блока и к второму входу ключевого блока.

На чертеже приведена структурная электрическая схема предлагаемого коммутатора.

Адаптивный коммутатор содержит входной регистр 1, арифметический блок 2, блок 3 задания апертур, блок

4 синхронизации и управления, оперативный запоминающий блок 5, формирователь б функции приоритета, формирователь 7 адреса, дополнительный запоминающий блок 8, выходной регистр 9 и ключевой блок 10.

Адаптивный коммутатор работает следующим образом.

Входные сигналы в цифровой форме с циклической частотой поступают на входной регистр 1 и записываются на него по сигналам с первого управляющего выхода блока 4. На втором выходе блока 4 формируются сигналы, синхрониэирующие работу арифметического блока 2 и оперативного запоминающего блока 5. По этим сигналам на арифметический блок 2 поступают код входного параметра с входного регистра

1 и код предшествующего существенного отсчета данного канала из опе10

65 ративного запоминающего блока 5.

Арифметический блок 2 находит модуль разности этих двух кодов и сравнивает его с величинои апертуры для данного канала, задаваемой блоком 3.

Если разность превышает апертуру, на управляющем выходе арифметического блока 2 появляется сигнал существенности.

Код текущего отсчета, снабженный специальным признаком перезаписи, формируется на первом информационном выходе арифметического блока 2 и, при открытом ключевом блоке 10, переписывается в ячейку оперативного запоминающего блока 5, предназначенную для хранения кодов существенных отсчетов данного канала. Сигналы существенности с управляющего выхода арифметического блока 2 подаются на формирователь 6, где осуществляется их подсчет. Если эа время кадра еще не появилось необходимого числа

g существенных отсчетов, формирователь 6 устанавливает в открытое состояние ключевой блок 10, а также разрешает перепись на дополнительный запоминающей блок 8 кодов существенных отсчетов со второго информационного выхода арифметического блока 2, снабженных адресами (номерами каналов. информационно-измерительной системы), которые пределяет формирователь 7. После того как с начала кадра в формирователь б подано сигналов существенности на выходе формирователя б появляется сигнал, закрывающий ключевой блок 10 и запрещающий запись данных в дополнительный запоминающий блок 8. Запрещение записи в дополнительный запоминающий блок 8 приводит к тому, что число существенных отсчетов, записываемых за время кадра, будет не более, чем g. Если после g существенных отсчетов кадра до его окончания появятся новые существенные отсчеты, они не занесутся ни в дополнительный запоминающий блок 8, ни в оперативный запоминающий блок 5. Поскольку содержимое оперативного запоминающего блока 5 остается неизменным, при следующем опросе данного ка.нала отсчет оказывается существенным и, если перед ним не было е существенных отсчетов (вероятность чего невелика), поступает в дополнительный запоминающий блок 8. В тех случаях, когда в первых (N-i) каналах кадра оказалось {g-i) существенных отсчетов, формирователь б выдает специальный сигнал на второй управляющий вход арифметического блока 2. С приходом этого сигнала арифметический блок 2 переходит в режим принудительной существенности, и отсчеты в последних i каналах кадра, вне зависимости от их действительной величины, записываются в

782173

Формула изобретения

Составитель А. Сагадиев

Редактор В. ДанкоТехред E.Ãàâðèëåøêî Корректор Г. Решетник

Заказ 8168/73 Тираж 729 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытии

113035, Москва, Ж-35, Раушская наб., 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

5/ дополнительный запоминающий блок 8 и оперативный запоминающий блок 5.

Таким образом, в любом кадре осуществляется запись ровно g отсчетов в дополнительный запоминающий блок

8. Емкость дополнительного запо- 5 минающего блока 8 должна составлять

2 g ячеек, при этом во время каждого кадра необходимо производить считывание данных, записанных в предыдущем кадре. Считывание данных с их адресами производится на выходной регистр 9 один раз за время отсчета, а из выходного регистра 9 передается в канал связи.

Исключение составляет режим цикличности,. при котором g=N. этом .случае все отсчеты из арифметического блока 2 поступают непосредственно на выходной регистр 9. В зависимости от управляющего сигнала формирователя 6 в этом режиме возможно передавать данные без снаб. жения их адресами.

Адаптивный коммутатор по авт. св. М 618861, о т л и ч а ю щ и йс я тем, что, с целью повышения точности коммутации, введен ключевой блок, первый вход и выход которого соединены соответственно с первым информационным выходом арифметического блока и входом оперативного запоминающего блока, а первый выход формирователя функции приоритета подключен к дополнительному управляющему входу арифметического блока и к второму входу ключевого блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 618861, кл. Н 04 L 11/20, H 04 У 6/00, 1976 (прототип)