Ячейка однородной структуры для решения дифференциальных уравнений в частных производных

Ячейка однородной структуры для решения дифференциальных уравнений в частных производных

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Соввтскик

Социалнстмчвскнв

Республик (и)783811 (61) Дополнительное к авт. сеид-ву (22) Заявлено 21 ?79 (21) 2727694/18-24 (53)М К, 3

G 06 G 7/56 с присоединением заявки М—

Государственный комитет

СССР но аеяам изобретений н открытий (23) Приоритет

Опубликовано 30,11,80, Бюллетень Но 44

Дата опубликования описания 051280

РЗ) УДК 681. 333 (088.8) им.

Киров (54) ЯЧЕЙКА ОДНОРОДНОЙ СТРУКТУРЫ

ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ

В ЧАСТНЫХ ПРОИЗВОДНЫХ

Изобретение относится к области цифровой вычислительной технике, а именно — к однородным цифровым интегрирующим структурам, и может быть ис- пользовано для решения систем линей- 5 ных алгебраических уравнений, дифференциальных уравнений в частных производных, а также для моделирования краевых задач.

Известно цифровое устройство для 10 моделирования краевых задач, содержащее блоки умножения, сумматоры, блоки задания граничных и начальных условий, блок памяти и блок вывода.

Недостатком известного устройства 15 является низкая устойчивость решения.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее блок масштабных интеграторов, сумматор и интегратор. ;ф

Недостатком известного устройства является низкое быстродействие.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, 25 что в ячейку однородной структуры для решения дифференциальных уравнений в частных производных, содержащую первый интегратор, блок масштабных интеграторов, выходы которого соединены 30 со входами сумматора приращений, дополнительно введен второй интегратор, выход которого соединен со входом первого интегратора и с одним из входов блока масштабных интеграторов, вход второго интегратора подключен к выходу сумматора приращений.

Описываемая ячейка однородной структуры для решения дифференциальных уравнений в частных производных представлена на чертеже.

Она содержит блок 1 масштабных интеграторов, сумматор 2 приращений, следящий интегратор 3, интегратор 4 и выходом ячейки является выход следящего интегратора 3.

Ячейка однородной структуры работает следующим образом.

:a входы блока 1 масштабных интеграторов подаются приращения с выходов других ячеек согласно конфигурации цифровой однородной сетки (ЦОС).

В блоке 1 производится умножение входных приращений на соответствующие масштабные коэффициенты. Масштабированные входные приращения с выходов блока 1 подаются на входы сумматора

2 приращений, в котором производится их суммирование. Сумма приращений с выхода сумматора 2 поступает на вход

783811

Формула изобретения

Составитель A. Колчин

Редактор Г. Прусова Техред С.Мигунова Корректор И. Муска

Заказ 8551/53

Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская,ваб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 следящего интегратора 3. Если эта сумма отлична от нуля, то на выходе следящего интегратора 3 появляется приращение. Число приращений на выходе следящего интегратора 3 стремится к числу, равному сумме входных приращений, умноженйой на соответствующие масштабные коэффициенты. Приращения с выхода следящего интегратора 3 поступают на входы других ячеек согласно конфигурации сетки, а также на один из входов блока 1 масштабных интеграторов и на вход интегратора 4, в котором производится операция интегрирования (суммирование в течение цикла вычислений). Результат вычислений образуется в интеграторе 4 по истече- 15 нии цикла вычислений. Длительность цикла вычислений фиксирована и определяется формой представления переменных и приращений.

Введение дополнительного интегратора с соответствующими связями позволяет повысить быстродействие ячейки. ячейка однородной структуры для решения дифференциальных уравнений в частных производных, содержащая первый интегратор, блок масштабных интеграторов,. выходы которого соединены . со входами сумматора приращений, отличающаяся тем, что, с целью повышения быстродействия, в нее введен второй интегратор, выход которого соединен со входом первого интегратора и с одним из входов блока масштабных интеграторов, вход второго интегратора подключен к выходу суммато; ра приращений.