Цифровой десятичный накопитель

Цифровой десятичный накопитель

Иллюстрации

Показать все

Реферат

 

! тсс .;

1, вета i"8f: теаик рвсная

- и

О П И С А "-Ы- Н- Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (ii)783999 .

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (22) Заявлено 24. 01. 79 (21) 2717347/18-21 51 М К„з с присоединением заявки М (23) Приоритет

Н 03 К 23/00

Государственный комитет

СССР но делам изобретений н открытий (53) УДК 621. .374.32 (088.8) Опубликовано 301190 Бюллетень Йо 44

Дата.опубликования описания 301180 (72) Авторы изобретения

В. Е.Ершов, О. Я. Жук и Q. В. Эенкин (73) Заявитель (54) ЦИФРОВОЙ ДЕСЯТИЧНЫЙ НАКОПИТЕЛЬ

1 С

Изобретение относится к импульс- .

Ъ ной технике и может быть использовано в цифровых синтезаторах частоты.

Известны цифровые десятичные нако-. пители, содержащие кольцевой счетчик, элементы И, И31И и триггер (11.

Недостатком этих цифровых десятичных накопителей является относительно высокая сложность и большая номен- клатура используемых элементов, т.е. низкая унификация оборудования.

Известен также цифровой десятичный накопитель, содержащий первый и второй четырехразрядные двоичные сум- f$ маторы и регистр памяти, тактовый вход и выход которого соединены соответственно с шиной тактового питания .и первым информационным входом первого четырехразрядного двоичного сумма- 20 тора, второй информационный вход, вход переноса и выход суммы которого соединены соответственно с информационным входом и входом переноса цифроsoro десятичного накопителя и первым 25 информационным входом второго четырехразрядного двоичного сумматора,выход суыы второго четырехразрядного двоичного сумматора соединен с инфор - == = - ---= "=,мационным входом регистра памяти (2).30

Недостатком этого цифрового десятичного накопителя является его относительно высокая сложность, что выражается как в широкой номенклатуре используемого оборудования, так н в большом количестве элементов, необходимых для его реализации.

Целью изобретения является упрощение цйфрового десятичного накопителя.

Поставленная цель достигается тем, что в цифровом десятичном накопителе, содержащем первый и второй четырех разрядные двоичные сумматоры и регистр l.амяти,тактовыи вход и выход которого соединены соответственно с шиной тактового питания и первым информационным входом первого четырехразрядного двоичного сумматора, второй информационный вход, вход переноса и; выход суммы которого соединены соответственно с информационным входом и входом переноса цифрового десятичного накопителя и первым информационным входом второго четырехразрядного двоичного сумматора, выход суммы второ го черытехразрядного двоичного сумматора соединен с информационным входом

;регистра памяти, выход переноса пер вого четырехразрядного дноичного сум../

Ъ

783999 ФзФзтФФа." "= матора соединен с выходом переноса цифрового десятичного накопителя и вторым информационным входом"второго четырехразрядного двоичного сумматора ° %-.:

На чертеже показана структурная схема цифрового десятичного накопителя»

Цифровой десятичный накопитель содержит первый 1 и второй 2 четырехразрядные двоичные сумматоры и ре гистр памяти З,тактовый вход и выход которого" соединены соответственно с шиной тактового питания 4 и первым информационным входом первого четырех разрядного двоичного сумматора 1, второй информационный вход, вход переноса и выход суммы которого соеди= нбнй" соответственно с информационным входом 5 и входом переноса 6 цифрового десятичного накопителя и первым информационным входом второго четырехразрядного двоичного сумматора 2, выход -суммы второго четырехразрядного двоичного сумматора соединен с "информационным входом регйстра йамяти

3, выход переноса первого четырехраз-. рядного двоичного сумматора 1 соеди-: нен с выходом переноса 7 цифрового . десятичного накопителя и вторым ин-.:: формационным входом второго четырехразрядного двоичного сумматора 2.

Цифровой десятичный накопитель работает следующим образом.

Информация в двоично-десятичном коде поступает на сумматор 1, а тактовый сигнал полаетсй на вход регйстра памяти 3. Сумма на выходе сумматора 2, а также на выходе регистра памяти 3 может принимать значения не менее 6 и не более 15, т. е. накопитель работает в десятичной системе в коде с избытком 6.

На выходе двоичного сумматора 1 вырабатывается четырехразрядная сумма входных чисел которая поступает на вход двоичного сумматора 2 в качестве одного из слагаемых. Сигнал переноса вырабатывается в виде сигнала перевыполнения первого сумматора 1.

Формула изобретения ф Цифровой десятичный накопитель., содержащий первый и второй четырехразрядные двоичные сумматоры и регистр паЮн ти, тактовый вход и выход которого соединены соответственно с шиной тактового йитания и первым информационным входом первого четырехразрядного двоичного сумматора, второй информационный вход, вход переноса -и выход суммы которого соединены соответственно с информационным szoдом и входом переноса цифрового де- . сятичного накопителя и первым инфор;мационным входом второго четырехразрядйого сумматора, выход суммы второго

Четырехразрядного двоичного сумматора

25"соединен с информационн -м входом регистра ййвыти,о т л и ч а ю щ и и с я тем,что,с целью упрощения конструкции,выход переноса первого четырехразрядног»б двоичного сумматора соедин) нен с выходом йереноса цифрового десятичного накопителя, и вторым информационным входом второго четырехразрядного двоичного сумматора. т

Источники информации, принятые во внимание при зкспертизе

1. Карцев И. А, Арифметика цифровых машин. N. "Наука", 1969, с. 252.

2. Патейт СшА 9 4031476, кл. Н ОЗ К 27/00, опублик. 12.05.76 (прототи ).

ИИПИ Заказ 8570/62

Тираж 995 Подписное

Филиал ППП "Патент г. Ужгород. Ул. Проектная, 4