Устройство для определения параметров ошибок дискретного канала связи

Устройство для определения параметров ошибок дискретного канала связи

Иллюстрации

Показать все

Реферат

 

Со*з Советскик

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное и авт, свид-ву (22) Заявлено 2 1278 (21) 2701992/18-09 (1)М

Н 04 L 1/10 с присоединением заявки И9 (23) Приоритет

Государственный комитет

СССР по деяам изобретений н открытий

Опубликовано 07.1230, Бюллетень ¹ 45

Дата опубликования описания 071?,80 (53) УДК621. 394.

14(088.8) (72) Авторы из обретен и я

Л. П. Пуртов и A. В. Чулкин

Ленинградский электротехнический институт связи им. проф. М. А. Бонч-Бруевича (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПАРАМЕТРОВ

OlilHSOK ДИСКРЕТНОГО КАНАЛА

СВЯЗИ

Изобретение относится к технике связи и может быть использовано при построении систем передачи дискретной информации.

Известно устройство для определе- 5 ния параметров ошибок дискретного канала связи, содержащее последовательно соединенные блок фазирования, датчик эталонных сигналов и блок сравнения, второй вход которого тО объединен со входом блока фазирования, а также счетчик ошибок, три триггера, четыре группы элементов И и счетчик времени 1 .

Однако такое устройство имеет невы-15 сокую точность определения параметров ошибок.

Цель изобретения — повышение точности определения степени группирования ошибок. 20

Для этого в устройство для определения параметров ошибок дискретного канала связи, содержащее последовательно соединенные блок фазирования, датчик эталонных сигналов 25 и блок сравнения, второй вход которого объединен со входом блока фазирования, а также счетчик ошибок, три триггера, четыре группы элементов И .и счетчик времени, введены счетчик 3О искаженных блоков, три делителя, переключатель режима работы, муньти- вибратор, инвертор, последьватвльно соединенные дополнительный элемент

И и счетчик коэффициента группирования, а также регистр сдвига и дешифратор. Выход блока сравнения подключен ко входу счетчика ошибок и к входу первого триггера, к второму входу которого подключен выход первого делителя. Выход первого триггера подключен ко входу счетчика иска ;.енных блоков, выходы разрядов которого подключены к первым входам элементов И первой групп, устано- вочные входы которых подключены к установочным входам элементов И второй группы, к вторым входам которых подключены выходы разрядов счетчика ошибок. Выходы элементов И второй группы подключены к первым входам разрядов второго делителя и третьего делителя, к вторым входам разрядов которого подключены выходы элементов И первой группы. К вторым входам разрядов второго делителя подключены выходы элементов И третьей группы, к первым входам которых подключены выходы разрядов счетчика времени. К вторым входам элементов

786031

И третьей группы подключены выход мультинибратора и установочные нходы элеменТов И второй группы. Выходы разрядон третьего делителя подключены к первым входам элементов И четвертой группы, вторые входы которых подключены к первому входу второго триггера и выходу иннертора. Выход второго триггера через последовательно соединенные мультивибратор .и инвертор подключен к первому входу третьего триггера, к сбросовому входу которого подключен выход дешифратора, а ныход третьего триггера подключен к первому входу дополнительного элемента И, второй вход которого объединен со вторым вХодом второго триггера и первым контактом переключателя режима работы, второй контакт которого объединен со входами первого делителя и.счетчика времени. Выход дополнительного элемента И подключен к первым входам регистра сдвига, к вторым входам которого подключены выходы элементов И четвертой группы, а выходы разрядов регистра сдвига,— ко входам дешифратора.

На чертеже дана структурная электрическая схема предлох<енного устройства.

Устройство содержит блок 1 фазиронания, датчик 2 эталонных сигналон, блок 3 сравнения, счетчик 4 ошибок, триггеры 5„ 6, 7, группы 8 — 11 элементов И, счетчик 12 времени, счетчик 13 искаженных блоков, делители

14, 15, 16, переключатель 17 режима работы, мультивибратор 18, инвертор 19, элемент И 20, счетчик 21 коэффициента группиронания, регистр

22 сдвига и дешифратор 23.

Устройство работает следующим образом.

Информационные сигналы с помощью блока 1, выделяющего из приходящей информации комбинацию синхронизации, осуществляют фазирование датчика 2. Блок 3 производит поразрядное сравнение поступающей с датчика 2 эталонной последовательности с нходной последовательностью. результатом сравнения янляется поток ошибок, .которые поступают на триггер 5 и устанавливают его н единичное состояние, а также на счетчик 4 для подсчета числа ошибок П за сеанс измерения. В период сеанса измерения переключатель 17 стоит в положении, при котором синхроимпульсы поступают на входы счетчика 12 и делителя 16, счетчик 12 подсчитывает число поступающих на устройство двоичных элементов за сеанс измерения (й ).

Делитель 16 разбивает сеанс измерения на блоки разной длины, на выходе делителя 16 выделяется сигнал, совпадающий с последним импульсом в блоке длиной . Этим сигналом триггер 5 устанавливается в исходное состояние. Таким образом, на выходе триггера 5 сигнал появляется в случае, если за время прохождения блока появился хотя бы один сигнал ошибки.

Такие блоки называют искаженными, их число М<>щ подсчитывает счетчик

13. В течение сеанса измерения счетчик 4 считает число ошибочных элементов входной последовательности, счетчик 12 — число переданных элементов, а счетчик 13 — число искаженных блоков длиной 6 . Сеанс заканчивается переводом переключателя

17 в положение, при котором первым же синхроимпульсом триггер б перекидывается в единичное состояние, от переднего фронта выходного сигнала триггера б с помощью мультивибратора 18 формируется, сигнал деления.

Этот сигнал поступает на группы

26 8, 9, 10 и открывает их. Состояния всех г1 разрядов счетчика 4 через группу 8 переносятся на делители 14 и 15 состояния разрядов счетчика

12 через группу 10 переносятся на д5 делитель 14, состояния счетчика 13 через группу 3 — на делитель 15, после чего начинается процесс деления двоичных чисел. Результатом деления делителем 14 янляется двоичное чис ло на его выходе, равное коэффициен.ту ошибок Ко

К =—

Il OW

OUi n

$5

60.Результатом деления делителем 15 является двоичное число, равное част ному h / К

Задним фронтом сигнала деления через иннертор 19 триггер 7 устанавливается в единичное состояние, триггер б устанавливается в исходное состояние, и открывается группа 9.

Двоичное число с делителя 15 переносится через группу 10 на регистр

22, выходной сигнал триггера 7 открывает элемент И 20, синхроимпульсы через него поступают на вход счетчика 21 и одновременно на входы синхронизации разрядов. регистра 22. Число "

J установленное в регистре 22, начина ет продвигаться по регистру 22 до тех пор, пока не будут установлены в нулевое состояние все его разряды.

Указанное состояние фиксирует дешифратор 23. Выходной сигнал дешифратора 23 подается на вход "Сброс" триггера 7 и устанавливает его в исходное состояние, элемент И 20 закрывается и синхроимпульсы перестают поступать йа регистр 22 и счетчик

21. Число синхроимпульсов, поступивших на счетчик 21 в течение времени, когда элемент И 20 был открыт, определяет значение коэффициента группирования Ф786031

Это число в двоичной форме снимается с выхода счетчика 21.

Коэффициент группирования с4 определяется соотношением

04 Есд — "

Е Иош

Это число, равное количеству синхроимпульсов, необходимых для высвобождения регистра 22, подсчитывает счетчик 21..

Предложенное устройство имеет высокую точность определения степени группирования ошибок.

Формула изобретения

Устройство для определения параметров ошибок дискретного канала связи, содержащее последовательно соединенные блок фазирования, датчик эталонных сигналов и блок сравнения, второй вход которого объединен со входом блока фазирования, а также счетчик ошибок, три триггера, четыре группы элементов И и счетчик времени, о т л и ч а ю щ е е с я твм, что, с целью повышения точности определения степени группирования ошибок, в него введены счетчик искаженных блоков, три делителя, переключатель режима работы, мультивибратор, инвертор, последовательно соединенные дополнительный элемент

И и счетчик коэффициента группирования, а также регистр сдвига и деши фрато, причем выход блока сравнения подключен ко входу счетчика ошибок и входу пврвого триггера, к второму вхо ду которого подключен выход первого делителя, а выход первого триггера .подключвн ко входу счетчика иска женных блоков, выходы разрядов кото25

40

Число разрядов регистра 22, начиная с младшего, которое занимает частное от деления n tN, равно коэффи,циенту группирования в, умножен ному на 10. рого подключены к первым входам элементов И первой группы, установочные входы которых подключены к установочным входам элементов И второй группы, к -вторым входам которых подключены выходы разрядов счетчика ошибок, а выходы элементов И второй группы подключены к первым входам разрядов второго делителя и третьего делителя, к вторым входам разрядов которого подключены выходы элементов И первой группы, при этом к вторым входам разрядов второго делителя подключены выходы элементов И третьей группы, к первым входам которых подключены вы" ходы разрядов счетчика времени, к вторым входам элементов И третьей группы подключен выход мультивибратора и установочные входы элементов

И второй группы, выходы разрядов третьего делителя подключены к первым входам элементов И четвертой группы, вторые входы которых подключены к первому входу второго триггера и выходу инвертора, выход второго триггера через последовательно соединенные мультивибратор и инвертор подключен к первому входу третьего триггера к сбросовому входу которого подключен выход двшифратора, а выход третьего триггера подключен к первому входу дополнительного элемента И; второй вход которого объединен со вторым входом второго триггера и первым контактом переключателя режима работы, второй контакт которого объединен со входами первого делителя и счетчика времени, а выход дополнительного элемента И подключен к первым входам регистра сдвига, к вторым входам которого подключены выходы элементов И четвертой группы, а выходы разрядов регистра сдвига подключены ко входам дешифратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 351334, кл. Н 04 L 11/08, 1972 (прототип).

786031

Составитель Т. Маркина

Редактор Л. Утехина Техред N, Tàáàêoâè÷

Заказ 9270/76 Тираж 729

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Корректор В. Бутяга

Подписное