Устройство фазирования регенераторов цифрового сигнала

Устройство фазирования регенераторов цифрового сигнала

Иллюстрации

Показать все

Реферат

 

+6. ы aah

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ я.„тем -н те.-.l4 . -ег Иа

",,, чо-г-.. ;> М f..

Союз Советских

Социалистических

Республик

<н786036

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (51)М. Кл.з (22) Заявлено 011278 (2! ) 2691881/18-09 с присоединением заявки Ио

H L 7/04

Государственный комитет

СССР но делам изобретений н открытий (23) Приоритет

Опубликовано 071280.Бюллетень М 48

Дата опубликования описания 071280 (53) УДК 621. 394..662(088.8) (72) Авторы изобретения

А.К. Пономарев и С.И. Чувичкин (71) Заявитель

,54) УСТРОЙСТВО ФАЗИРОВАНИЯ РЕГЕНЕРАТОРОВ. ЦИФРОВОГО СИГНАЛА

Изобретение относится к технике связи и может использоваться в системах передачи данных.

Известно устройство формирования регенераторов цифрового сигнала, со- 5 держащее последовательно соединенные приемный блок, фазовый дискриминатор, формирователь переменного коррекционного эффекта, блок управления и делитель, выход которого подключен к другому входу фазового дискриминатора, а также опорный генератор, подключенный к другому входу блока управления 1» .

Однако такое устройство имеет не- 15 высокую точность фазирования.

Цель изобретения — повышение точ ности фазирования.

Для этого в устройство фазирования регенераторов цифрового сигнала, 2Р содержащее последовательно соединенные приемный блок, фазовый дискрими.натор, формирователь переменного коррекционного эффекта, блок управления и делитель, выход. которого под- 25 ключен к другому входу фазового дискриминатора, а также опорный генератор, подключенный к другому входу блока управления, введены последова.тельно соединенные блок выпрямителей, 30 первый сумматор, анализатор, преобразователь "аналог-код", коммутатор и второй сумматор, а также индикатор синфазности, генератор сетки частот и ключ, причем выходы формирователя переменного коррекционного эффекта подключены к входам блока выпрямителей и индикатора синфазности, выход которого через ключ подключен к другому входу второго сумматора, а выходы генератора сетки частот подключены соответственно к другим входам коммутатора и ключа, индикатор синфазности состоит из двух интеграторов, выходы одного из которых непосредственно, а другого через инвертор подключены к входам сумматора,выход которого подключен к пороговому блоку, причем входы интеграторов и выход порогового блока являются соответственно входами и выходом индикатора синфазности.

На чертеже дана структурная электрическая схема предлагаемого устройства.

Устройство содержит приемный блок

1, фазовый дискриминатор 2, формирователь 3 переменного коррекционного ,эффекта, блок 4 управления, опорный

786036

Пакеты импульсов с выходов формирователя 3 поступают на блок 7,где они преобразуются в импульсы, амплитуда которых пропорциональна числу импульсов в пакете. Эти импульсы с выходов блока 7 поступают на входы сумматора 8, выполняющего также функцию буферного каскада. Суммарная последовательность импульсов различной амплитуды, в которой содержится информация о величине временных искажений цифрового сигнала, с выхода сумматора 8 поступает на вход анализатора 13 среднего значения коэффицифнта корреляции временных искажений, выполненного, например, по обычыой схеме "задержка — перемножениеинтегрйрование".

На выходе анализатора 13 вырабатывается напряжение, пропорциональное среднему значению коэффициента корреляции поступающих на его вход импульсов переменной частоты. При сильной корреляции изменений амплитуды этих импульсов напряжение на выходе анализатора 13 максимально, при сла45

60 генератор 5, делитель 6, блок 7 выпрямителей, сумматоры 8 и 9, преобразователь 10 "аналог-код" коммутатор 11, генератор 12 сетки частот, анализатор 13, ключ 14 и индикатор

15 синфаэности, состоящий иэ интеграторов 16, инвертора 17, сумматора

18 и порогового блока 19.

Предлагаемое устройство фазирования работает следующим образом.

Искаженный цифровой сигнал посту.пает на вход приемного блока 1, где 1© выделяются все значащие моменты (фронты) сигнала в виде узких импульсов постоянной амплитуды. Эти импульсы с выхода приемного блока поступают на вход фазового дискриминатора, 1$

2, где происходит их разделение на значащие моменты опережения и значащие моменты отставания фазы относительно тактовой частоты, поступающей на другой вход фазового дискриминато- "щ ра 2. С выхода фазового дискриминатора 2 разделенные значащие моменты поступают на вход формирователя 3, где из значащих моментов опереженияотставания фазы формируются пакеты импульсов с частотой следования, равной поступающей на другой вход формирователя 3 частоте заполнения.

Пакеты импульсов с разноименных выходов формирователя 3 поступают на соответствующие входы блока 4, выпол- ЗО няемого обычно в виде каскада "исключения-добавления" импульсов.

В этом блоке 4 происходит исключение или добавление импульсов в последовательность импульсов опорного 35 генератора 5 таким образом, что последовательность тактовых импульсов на выходе делителя 6 сдвигается, компенсируя расхождение фазы входного и опорного сигналов. 40 бой корреляции — минимально. Это напряжение с выхода анализатора 13 поступает на вход преобразователя 10, выполненного, например, по схеме последовательного кодирования. В зависимости от величины поступающего на

его вход напряжения на выходе преобразователя 10 образуется цифровая кодовая последовательность с различным чередованием нулей и единиц. Эта последовательность с выхода преобразо-, вателя 10 поступает на вход коммутатора 11, выполненного, например, в виде набора логических ячеек И-ИЛИНЕ.

На другие входы коммутатора 11 с различных выходов генератора 12 поступают последовательности импульсов с постоянной амплитудой и различными частотами следования. При сильной корреляции временных искажений кодовая последовательность на входе коммутатора 11 такова, что на выход пропускается импульсная последовательность с максимальной частотой следования, при слабой корреляции с минимальной частотой. Импульсная последовательность с различной частотой следования с выхода коммутатора

11 поступает на вход сумматора 9 и с его выхода на вход частоты заполнения пакетов импульсов формирователя 3.

Изменение частоты заполнения приводит к изменению скорости подстройки фазы и связанной с ней инерционностью фазирующего устройства таким образом, что при наличии в сигнале интенсивных мультипликативных "качаний" групп кодовых посылок (т.е. при сильной корреляции временных искажений) инерционность фазирующего устройства уменьшается, а точность фазового слежения за входным сигналом увеличивается. .В начале сеанса работы фазирующего устройства (в режиме вхождения в синхррнизм) вследствие инерционности анализатора 13 напряжение на его выходе близко к нулю, и с выхода коммутатора 11 от генератора 12 череэ сумматор 9 на вход частоты заполнения пакетов импульсов формирователя 3 поступает импульсная последовательность с низкой частотой следования. При этом время вхождения в синхрониэм может быть большим. Для устранения этого пакеты импульсов с разноименных выходов формирователя 3 поступают на входы индикатора 15 и далее на входы интеграторов 16. Постоянные напряжения, пропорциональные количеству импульсов подстройки с выхода одного интегратора 16 непосредственно, а с выхода другого через инвертор 17 поступают на входы сумматора 1ф. При равенстве этих напряжений, свидетельствующем о синфазности входного и опорного сигналов на

786036 выходе сумматора 18, напряжение близко к нулю, что не вызывает срабатывания подключенного к этому выходу порогового блока 19, выполненного, например, в виде триггера Шмитта. В этом случае на выходе порогового 5 блока 19, являющегося выходом индикатора 15, потенциал близок к нулю.

В случае неравенств напряжений с интеграторов 16 при вхождении в синхронизм на выходе сумматора 18 напряжение значительно отличается от нуля, что вызывает срабатывание порогового блока 19 и появление на его выходе положительного потенциала.

Этот потенциал поступает на ключ 14 и разрешает прохождение на его выход импульсной последовательности с наибольшей частотой следования от генератора 12. Эта импульсная последовательность с выхода ключа 14 поступает на второй вход сумматора 9 и 20 с его выхода на вход частоты заполнения пакетов импульсов формирователя 3. При этом скорость подстройки резко повышается, а время вхождения в синхронизм уменьшается. 25

После достижения синфазности пороговый блок 19 возвращается в исходное состояние, а ключ 14 закрывается, препятствуя прохождению на его выход импульсной последовательности с высокой частотой заполнения. При этом устройство возвращается в режим инерционной подстройки фазы, причем инерционность будет определяться степенью корреляции временных искажений, определяемой анализатором 13.

В предлагаемом устройстве повышается точность фазового слежения при мультипликативных "качаниях" групп кодовых посылок с одновременным 40 уменьшением времени вхождения в синх,ронизм.

Формула изобретения

1. Устройство фазирования регенераторов цифрового сигнала, содержащее последовательно соединенные приемный блок, фазовый дискриминатор,. формирователь переменного коррекционного эффекта, блок управления и делитель, выход которого подключен и другому входу фазового дискриминатора, а также опорный генератор, подключенный к другому входу блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения точности фазирования, введены последовательно соединенные блок выпрямителей, первый сумматор, анализатор, преобразователь "аналог — код", коммутатор и второй сумматор, а также индикатор синфазности, генератор сетки частот и ключ, причем выходы .формирователя переменного коррекционного эффекта подключены к входам блока выпрямителей и индикатора синфазности, выход. которого через ключ подключен .к другому входу второго сумматора, а выходы генератора сетки частот подключены соответственно к другим входам коммутатора и ключа.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что индикатор синфазности состоит из двух интеграторов, выходы одного из которых не- . посредственно, а другого через инвертор подключены к входам сумматора, выход которого подключен к пороговому блоку, приЧем входы интегратора и выход порогового блока являются соответственно входами .и выходом индикатора синфазности.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 267674, кл. Н 04 L 7/00, 1963 (прототип).

786036

Составитель Т. Маркина

Редактор )Х. Рожкова ТехредМ.Табакович Корректор М. Демчик

Заказ 8866/61 Тираж 729 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,:;(-35, Раушская наб., д. 4/5

Филиал ППП "Патент"., r. Ужгород, ул. Проектная, 4