Устройство для контроля временных диаграмм логических блоков

Устройство для контроля временных диаграмм логических блоков

Иллюстрации

Показать все

Реферат

 

"атентко. к е:-.

И©тЕ1.,Ч, -

Союз Советских

Соцкалисткческмх

Респубпнк

СПИ А ИЕ

< 788111

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. свкд-ву . (22 } Зая влено 09,01,79 (21) 2709737/18-24 с присоединением заявки,% (28) Приоритет (5l )M. Кл.

G 06 F 11/26

Государственный комитет

Опубликовано 15,12.80 Бюллетень )хе по делам изобретений и открытий (53) УДК 681.325 (088.8) Дата опубликования описания 15.12.80

Д. С, Григалашвили, А, Н. Велхвадэе, Т, А. Клдиашвили и Г. Н. Которашвили (723 Авторы изобретения (7!) Заявитель

Тбилисское научно-производственное объединение "Элва™ (54} УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВРЕМЕННЫХ

ДИАГРАММ ЛОГИЧЕСКИХ БЛОКОВ

Изобретение относи.::. : к вычислительной .технике и предназначено для поиска неисправностей и ошибок в аппаратных и программных средствах электронного цифрового оборудования.

Известно устройство для диагностики неисправностей в логических схемах, содержащее 5 тактовый генератор, счетчик импульсов, блок вычисления. синдрома, дешифратор, элементы

ИЛИ, счетчик неисправностей, коммутатор, элементы И, дополнительный генератор импуль l0 сов ().

Недостатком известного устройства является невозможность анализа логических временных диаграмм.

Наиболее близким к изобретению по техни15 ческой сущности и достигаемому результату является устройство для контроля логических схем, содержащее вхог ой регистр, который с помощью исходных шин подключается к исследуемому объекту, запоминающее устройство, блок управления заломи ающим устройством, цифровой компаратор, блок цнфровой задержки, блок управления устройством отображения,, устройство отображения информации, генератор

2 импульсов дискретизации, блок синхронизации, блок преобразования информации, блок выработки временной диаграммы, блок выработки знаковой информашш. При проведении диагностических работ душна синхронизации устройства подключается к системному синхросигналу исследуемого объекта, а входные шины — к его шинам, в качестве которых могут служить адресные или информационные шины электронного цифрового оборудования. Устройство работает в двух основных режимах, При анализе логических состояний шина синхронизации устройства подключается к системному синхросигналу исследуемого объекта, а входные шины данных — к проверяемым шинам. При каждом приходе синхроимпульса происходит запоминание состояния проверяемых точек в ЗУ, а затем отображение на экране телевизионного монитора. Имеется возможность запускать устройство по заданному кодовому слову, по какомулибо единичному сигналу, а также возможность задержать запуск. При анализе логических временных диаграмм работа устройства синхронизируется внутренним высокочастотным и высо3 78811 костабильным генератором импульсов, При каждом импульсе происходит опрос логических состояний контролируемых точек, запоминание их, а затем отображение на монитор. В этом случае обеспечивается анализ асинхронных логических схем, а также измерение временных интервалов (21.

К недостаткам этого устройства можно отнести то, что оно не обеспечивает анализ временных диаграмм (запоминающее устройство имеет ограниченный объем), а также контроль информации по паритету и идентификацию и инди« кацию ошибок.

Цель изобретения — расширение функциональ!

S ных возможностей за счет обеспечения возможнос и исследования временных диаграмм, разрядность которых превышает разрядность блока на мяти.

Иоставленная цель достигается тем, что в устройство для контроля временных диаграмм логических блоков, содержащее входной регистр, блок сравнения, блок управляемой задержки, блок памяти, блок управления памятью, блок унравления отображением, блок отображения, блок синхронизации, генератор импульсов, первый коммутатор, блок формирования сигнала полове ra и гене ратор знаков, причем информационные входы входного регистра являются информационными входами устройства, синхрониэационный вход устройствасоединен с управляющим входом блока синхронизации, тактовый вход которого соединен с выходом генератора импульсов, выход блока синхронизации соединен с синхронизационными входами входного регистра, блока сравнения1блока управляемой эадерж- 35 ки и блока управления памятью, выход которого соединен с управляющим входом блока памяти и первым управляющим входом блока управления отображением, выходы входного регистра соединены с информационными входами блока . 40 памяти и со входами блока сравнения, выход которого через блок управляемой задержки соединен с управляющим входом блока управления памятью, выход блока памяти соединен с информационным входом первого коммутато- 4S ра, первый и второй выходы которого соедине« ны соответственно с первым входом генератора знаков и со входом блока формирования сигнала подсвета, первый и второй входы блока управления отображения соединены соответственно с выходами блока формирования сигнала подсвета и генератора знаков, выход блока управления отображением соединен со входом блока отображения, введены второй и третий коммутаторы, генератор псевдослучайной последовательности и блок контроля по четности, причем информационный выход блока памяти соединен со входом блока контроля по четности, выход которого соединен со вторым управляющим

1 4 входом блока управления отображением, выход блока синхронизации соединен с синхрониэирующим входом генератора псевдослучайной последовательности; информационные выходы которого соединены с информационными входами второго коммутатора, выход второго коммутатора соединен со вторым входом генератора знаков, выходы входного регистра соединены с информационными входами третьего коммутатора, выход которого соединен с информационным входом генератора псевдослучайной последовательности, На фиг, 1 приведена структурная схема устройства для контроля временных диаграмм логических блоков; на фиг. 2 — формы отображения информации при различных режимах работы.

Устройство содержит информационные входы 1 устройства, синхронизапионный вход 2 устройства, входной регистр 3, блок 4 сравнения, блок 5 управляемой задержки, блок 6 памяти, блок 7 управления памятью, блок 8 управления отображением, блок 9 отображения, генератор 10 импульсов, блок 11 синхронизации, первый коммутатор 12, блок 13 формирования сигнала подсвета, генератор 14 знаков; третий коммутатор 15, сумматор 16 по модулю два, сдвиговый регистр 17, второй коммутатор 18, блок 19 контроля по четности. Сумматор 16 по модулю два и сдвиговый регистр 17 образуют генераторы 20 псевдослучайной последовательности.

Информационные входы входного регистра 3 подключены к информационным входам 1 устройства, а синхрониэационный вход 2 устройства соединен с управляющим входом блока 11 синхронизации, тактовый вход которого соединен с выходом генератора 10 импульсов, выходы входного регистра 3 соединены со входами блока 6 памяти, со входами блока 4 сравнения, со входами третьего коммутатора 15, выход третьего коммутатора 15 соединен с информационным входом генератора 20 псевдослучайной последовательности. Выход блока 11 соединен с синхронизационным входом блока 4 сравнения, блока 5 управляемой задержки, блока 7 управления блоком памяти, генератора 20 псевдослучайной последовательности, выход блока 4 сравнения соединен через блок 5 управляемой задержки со входом блока 7 управления памятью, выход блока 7 соединен cG входом блока 6 памяти и блоком 8 управления устройством отображения, выход блока 6 соединен со входом первого коммутатора 12 и блоком

19 контроля по четности, выход блока 19 контроля по четности соединен со входом блока 8. Выходы блока 8 соединены со входом блока 9 отображения, выходы первого коммутатора 12 соединены соответственно со входом блока 13 и входом блока 14. Выходь| блоков

7881

13 и 14 соединены с соответствуюшими входами блока 8, выходы генератора псевдослучайной последовательности. соединены с информационными входами второго коммутатора 18, выход которого соединен со входом блока 14, Устройство для контроля временных диаграмм работает в следующих режимах.

Анализ логических состояний.

В этом режиме синхронизационный вход 2 устройства подключается к синхронному снн- 1р хросигналу исследуемого объекта, а информа,ционный вход 1 устройства — к проверяемым точкам объекта. При каждом поступлении синхроимпульса во входном регистре 3 происходит запоминание логических состояний входов 15 объекта, а затем та же информация переписывается в блок 6 памяти и отображается на экране блока 9 отображения, При этом оператор может запустить устройство по какому-либо ключевому слову или задержать запуск.на оп- 2О ределенное число периодов синхроимпульсов.

В этом случае требуемое ключевое слово заносится оператором в блок 4 сравнения и при совпадении входного слова с указанным происходит заполнение блока 6 памяти и отображе- 25 ние. При желании задержки сбора данных оператор заносит требуемую задержку в цифровой форме в блок 5 управляемой задержки и с момента перехода сигнала сравнения из блока 4 в блоке 5 происходит подсчет импуль- Зо сов и после указанного оператором количества синхроимпульсов управление передается бло ку 7 для заполнения блока 6 и отображения.

Результатом обработки информации может

35 быть временная диаграмма (см. фиг. 2а), двоичная информация (см. фиг. 2б), восемеричная или шестнадцатеричная информация (см. фиг, 2в) по желанию оператора.

Анализ логических временных диаграмм.

В этом случае в блок ll синхронизации поступают импульсы от высокочастотного и высокостабильного генератора 10 импульсов, с помошью которого происходит опрос информационных входов 1 устройства и запоминание

4$ результатов опроса блока памяти и далее отображение. В этом режиме измеряются и анализируются как синхронные, так и асинхронные временные диаграммы. Результатом опроса является временная диаграмма, представленная на фиг. 2а.

Анализ длинных синхронных временных диаграмм с применением остаточных кодов.

Для анализа длинных временных диаграмм требуется сжатие информации с применением генератора 20 псевдослучайной последовательности. Для этой цели в устройстве применен принцип полиномной генерации кодов, который реализуется с помощью генератора 20 псевдослучайной последовательности, состояшего иэ сумматора 16 по модулю два и сдвигающего регистра 17, четыре разряда которого образуют обратные связи через сумматор. С помошью третьего коммутатора 15 оператором выбирается один из информационных входов 1 устройства, в качестве которого может быть, например, контакт микросхем, При появлении на выходе третьего коммутатора 15 временной диаграммы, которую требуется анализировать и одновременно синхроимпульсов на выходе блока 11, в блоке 17 происходит сдвиг обрабатываемой информации. При этом содержимое регистра 17 с помошью обратных связей и сумматора 16 хранит образ информации, поданной на вход сдвигаюшего регистра 17. После окончания временной диаграммы и синхроимпульсов в регистре остается остаток, который и дает представление об исходной информации, Если остаточный код эталонной временной диаграммы известен, то можно с вероятностью

99,998% утверждать является ли проверяемая диаграмма правильной или ошибочной. Этот способ анализа временной диаграммы дает большой экономический эффект в производственных условиях, так как позволяет применять неквалифицированный обслуживающий персонал, который с помошью таблицы остатков эталонных схем проверяет работоспособность реальной схемы. После формирования остатка эта информация по четыре разряда через второй коммутатор 18 подается на знаковый генератор

4 знаков и отображается в шестнадцатиричной форме.

Результаты анализа отображены на фиг, 2г, где первая цифра указывает номер проверяемого информационного входа I (контакта микросхемы), а вторая — остаток к шестнадцатиричной форме.

Контроль информации по четности и идентификации н индикация ошибок.

В этом случае проверяется информация величиной в один байт совместно с контрольным разрядом, считывается из ЗУ и подается в блок 19 контроля по четности, где происходит анализ информации по нечетности логических единиц, результаты работы отображаются на экране монитора (см. фиг. 2д), где точками обозначены ошибочные коды. Этот режим работы анализатора цает большую экономию времени при отладке последовательных устройств, и устройств сопряжения, когда передается информация, сопровождаемая контрольными разрядами.

Устройство для контроля временных диаграмм логических блоков может заменить полу* автоматические пульты проверки логических блоков, при этом снижаемся требонаиие к квалификации настройщиков„умен чается время отладки логических блоков на 30 — 40k.

Формула изобретения

Устройство для контроля временных диаграмм логических блоков, содержащее входной регистр, блок сравнения, блок управляемой задержки, блок памяти, блок управления памятью, блок управления отображением, блок отображения, блок синхронизации, генератор импульсов, первый коммутатор, блок формирования сигнала подсвета и генератор знаков, причем информационные входы входного регистра являются информационными входами устройства, синхрониэационный вход устройства соединен с управляющим входом блока синхронизации, тактовый вход которого соединен с выходом генератора импульсов, вы20 ход блока синхронизации соединен с синхронизационными входами входного регистра, блока сравнения, блока управляемой задержки и блока управления памятью, выход которого соединен с управляющим входом блока памяти и первым управляющим входом блока управления отображением, выходы входного регистра соединены с информационными входами блока памяти и со входами блока сравнения, выход которого через блок управляемой: заЗО держки соединен с управляющим входом блока управления памятью, выход блока памяти соединен с информационным входом первого коммутатора, первый и второй выходы которого соединены соответственно с первым входом генератора знаков и со входом блока форми1 8 рования сигнала подсвета, первый и второй входы блока управления отображения соединены соответственно с выходами блока формирования сигнала подсвета и генератора знаков, выход блока управления отображением соединен со входом блока отображения, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет обеспечения возможности исследования временных диаграмм, разрядность которых превышает разрядность блока памяти, устройство содержит второй и третий коммутаторы, генератор псевдослучайной последовательности и блок контроля по четности, прячем информационный выход блока памяти соединен со входом блока контроля по четности, выход которого соединен со вторым управляющим входом блока управления отображением, выход блока синхронизации соединен с синхрониэирующим входом генератора псевдослучайной последовательности, информационные выходы которого соединены с информационными входами второго коммутатора, выход второго коммутатора соединен со вторым входом генератора знаков, выходы входного регистра соединены с информационными входами третьего коммутатора, выход которого соединен с информационным входом генератора псевдослучайной последовательности.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР N 548862, кл, G 06 F 11/00, 1975.

2. Авторское свидетельство СССР по заявке

N 2596308/18-24, кл. 6 06 F 11/00, 27.03,78 (прототип) .