Устройство приема сигналов синхронного запуска

Устройство приема сигналов синхронного запуска

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 788415

Ф

4 7. (» (61) Дополнительное к авт. свид-ву— (22) Заявлено 08.06.78 (21) 2626594/18-09 (51) М. Кл.з

Н 04 1 7/10

Н 04 В 1/10 с присоединением заявки №вЂ” (23) Приоритет—

Весудерстееннмй комитет по делам изобретений и аткрытий

Опубликовано 15.12.80. Бюллетень № 46

Дата опубликования описания 25.12.80 (53) УДК 621.394..662 (088.8) (72) Авторы изобретения

Ф. А. Хараев, В. Ф. Лещенко, Л. К. Биглов, И. И. Бриденко и А. В. Бормисов

ВЛ ТБ

Специальное конструкторское бюро «Трансавтоматика».":,-.;.;".;, - „,.

Кабардино-Балкарского транспортного управления 1 -. - .. .".=. 1-:1. ". 1" ». ::":

t (71) Заявитель (54) УСТРОИСТВО ПРИЕМА СИГНАЛОВ

СИНХРОННОГО ЗАПУСКА

Изобретение относится к радиотехнике и может использоваться в аппаратуре передачи данных.

Известно устройство приема сигналов синхронного запуска, содержащее объединение по входу приемный блок и блок обработ- 5 ки сигналов, вход которого подключен через регистр сдвига к входу блока выделения синхросигнала, другой вход которого через накопитель соединен с выходом приемного блока 11).

Однако известное устройство имеет низ10 кую достоверность приема.

Цель изобретения — повышение достоверности приема.

Для достижения указанной цели в устройстве приема сигналов синхронного запуска блок выделения синхросигнала состоит из блока дешифраторов, выходы которого соответственно подключены к входам блока сумматоров, выходы которого через последовательно соединенные блоки умножителей и сумматор подключены к входу порогового блока.

На чертеже приведена структурная электрическая схема предложенного устройства.

Устройство приема сигналов синхронного запуска содержит приемный блок 1, блок 2 обработки сигналов, накопитель 3, регистр 4 сдвига, блок 5 выделения синхросигнала, блоки 6 умножителей, сумматор 7, пороговый блок 8. Блок 5 состоит из блока 9 дешифраторов и блока 10 сумматоров.

Устройство работает следующим образом

Приходящий сигнал, имеющий континуум значений в приемном блоке 1 преобразуется в множество двоичных символов, например

«О» и «1». Последовательность двоичных символов «О» и «1» поступает на вход накопителя 3. В блоке 2 производится выявление символов, достоверность приема которых невелика. С выхода блока 2 другая двоичная последовательность символов 1надежный, ненадежный) поступает на вход регистра 4. На выходах накопителя 3 в случае, если принимаемые двоичные символы соответствуют символам пусковой комбинации, появляются единичные сигналы, в противном случае — нулевые сигналы. Двоичные символы с выходов накопителя 3 и регистра 4 поступают на вход блока 5 (вход блока 9 дешифраторов) . При наличии сигнала на

78841

3 первом выходе блока 9 дешифраторов двоичный символ в накопителе 3 принят надежно и соответствует символу синхронизирующей последовательности.. При наличии сигнала на втором выходе блока 9 дешифраторов приходящий символ соответствует синхропоследовательности, но принят ненадежно. При наличии сигнала на третьем (четвертом) выходе блока 9 дешифраторов принятый символ не соответствует символу синхропоследовательности и принят ненадежно (надежно). В блоке 10 сумматоров подсчитывается 1ф число символов, принятых с различными степенями надежности. В соответствии со степенью достоверности символов, подсчитываемых в каждом из сумматоров блока 10 сумматоров, содержимое последних увеличивается в число раз, пропорциональное соответствующим вероятностям, и добавляется к содержимому сумматора 7. При достижении суммой, накопленной в сумматоре 7, порогового значения, принимается решение о приеме сигнала синхронного запуска. Дос- щ тижение порогового значения фиксируется пороговым блоком 8.

Использование предложенного устройс гва позволяет повысить помехоустойчивость приема сигналов синхронного запуска за счет снижения как вероятности ложного запуска, так и вероятности пропуска сигналв.

Формула изобретения

Устройство приема сигналов синхронного запуска, содержащее объеДиненные по входу приемный блок и блок обработки сигналов, вход которого подключен через регистр сдвига к входу блока выделения синхросигнала, другой вход которого через накопитель соединен с выходом приемного блока, отличающееся тем, что, с целью повышения достоверности приема, блок выделения синхросигнала состоит из блока дешифраторов, выходы которого соответственно подключены к входам блока сумматоров, выходы которого через последовательно соединенные блоки умножителей и сумматор подключены к входу порогового блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ко 543183, кл. Н 04 1. 7/08, 1972 (прототип).

Составитель Г. Геплова

Редактор С. Тимохина Техред А. Бойкас Корректор

Заказ 8383/72 Тираж 729 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

С. Щомак