Устройство для управления обменом между оперативной памятью и внешними устройствами

Устройство для управления обменом между оперативной памятью и внешними устройствами

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Соаетскик

Социапистнчвскик ттвспубпмк

<1789988

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6t) Дополнительное к авт. свид-ву (5f)PA К,п 3 (22) Заявлено 211278 (2l) 2700747/18-24

G06 С 3/04

G06 F 13/06 с присоединением заявки ¹ (23) Приоритет

Государсттвеиный комитет

СССР яо делам изобретений и открытий

Опубликовано 2312.80, Бюллетень № 47

Дата опубликования описания 231280 (53) УДК681. 325 (088. 8) A.Ï.3àïoëüñêèé, В.М.Пронин, В.С.Хмелянский

A.Ã.Ðûìàð÷óê и A.Ì. Ванзонок (72) Авторы изобретеиия

1 ф ! с (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОБМЕНОМ

МЕЖДУ ОПЕРАТИВНОЙ ПАМЯТЬЮ И ВНЕШНИМИ

УСТРОЙСТВАМИ (2) .

Изобретение относится к вычислительной технике и может быть использо .вано в электронных вычислительных машинах (ЭВМ) .

Известно устройство управления 5 обменом, содержащее узел управления канала, регистр управления абонента, регистр выходной информации, регистр входной информации, блок контроля и мультиплексную память (1) . t0

Недостатком этого устройства является жесткое соответствие адреса внешнего устройства адресу памяти, хранящей управляющую информацию для обмена с внешним устройством. Это при- )5 водит к тому, про приходится отводить под хранение управляющей информации область памяти, рассчитанную на мак:симально возможное число устройств, подключенных к каналу, несмотря на 20 то, что ччсло параллельно работающих устройств ограничивается производительностью каналов.

Наиболее. близким к данному по сущности .технического решения являет- 2S ся устрзйство управления обменом вычислительной системы, содержащее центральный процессор, основную память, управляющую память, блок управления обменом с внешним устройствами, ко- 3р тарый содержит матрицу кодирования ° назначений, соединенную с регистром ключа, выходы которого заведены на декодирующую матрицу и на таблицу ассоциативной памяти, выдающую стробы чтения и записи на буферную локальную память, содержащую идентификаторы ввода-вывода, под управлением которых происходит обмен с внешними устройствами, блок приоритета каналов

Недостаток данного устройства— избыточность оборудования, ограничивающая в то же время число параллельно работающих устройств. Объем- буферной локальной памяти позволяет запускать до 8 внешних устройств параллельно. Структура таблицы ассоциативной памяти; хранящей ключи поиска идентификаторов ввода-вывода и представляющей набор регистров со схемами поразрядного сравнения ключей с содержимым регистра ключей, из за довольно значительного количества оборудования ограничивает объем этой памяти и тем самым число параллельно. работающих устройств ввода-вывода.

Цель изобретения - сокращение аппаратурных затрат.

789988

Поставленная цель достигается тем, что в устройство, содержащее блок коммутации каналов, подключенный первым выходом к первому входу оперативной памяти, блок микропрограммного управления, первый выход которого сое" динен со вторым входом оперативной, памяти и входом управляющей памяти, выходом соединенной с первым входом

Элока микропрограммного управления, вторые вход и выход которого соединены соответственно со вторым выхо- 1© дом и первым входом блока коммутациИ каналов, соединенного двухсторонними связями с каналами ввода-вывода, введен блок динамического распределе ния подканалов, первые вход и выход 1$ которого подключены соответственно к третьим выходу и входу блока микро программного управления, а вторым входом — к третьему выходу блока ком мутации каналов, причем блок динами- щ ческого распределения подканалов ,включает распределитель импульсов, регистр ключей, узел формирования адреса, локальную память, счетчик, выходной регистр локальной памяти и схему сравнения, выход которой соединен с первыми входами распределителя импульсов, счетчика и узла формирования адреса, первый выход которого подключен ка второму входу распределителя импульсов, третий вход Зц которого является первым входом блока динамического распределения подканалов, первый выход соединен с первым входом регистра ключей, первым выходом подключенного к первому вхо: Ç5 ду локальной памяти, а вторым — к первому входу схемы сравнения, второй вход которой через выходной регистр локальной памяти соединен с выходом локальной памяти, второй вход которой 4О соединен со вторым выходом распределителя импульсов, а третий вход — с выходом счетчика, подключенного .вторым входом к третьему выходу распределителя импульсов и со вторым входом узла формирования адреса, второй выход которого и второй вход регистра ключей являются соответственно выходом и вторым входом блока динамического распределения подканалов.

50 На фиг. 1 приведена блок-схема уст» ройства; на фиг. 2 — схема блока ди- намического распределения подканалов.

Устройство содержит оперативную (основную) память 1, блок 2 микропрограммного управления, управляющую память 3 микропрограмм, блок 4 комму" тации каналов, блок 5 динамического распределения подканалов,каналы 6 .и внешние устройства 7 ввода-вывода. 60

Блок 5 динамического распределения подканалов содержит узел 8 распределения импульсов {распределитель импульсов), счетчик 9, локальную память 10, регистр 11 ключей, выходной регистр 65

12 локальной памяти, узел формирова ния адреса и схему 14 сравнения.

Устройство работает следующим образом.

Управление обращением к основной памяти 1 и управляющей памяти 3 производится сигналами, выдаваемыми с первого выхода блока 2. Микрокоманды, определяющие алгоритм работы бло1 ка 2 микропрограммного управления, поступают в блок 2 из управляющей памяти 3. Блок 4 коммутирует один иэ каналов, требующих обслуживания для передачи данных на первый вход основной памяти 1. При передаче данных оборудование блока 4 и основной памяти 1 разделяется на один цикл основной памяти. Работа мультиплексного и блок-мультиплексных каналов происходит под управлением управляющего слова внешнего устройства (УСУ), в котором записаны режим работы и операция, запущенная на устройстве, указаны область обмена с основной памятью и обьем массива данных. Для выборки УСУ блок 4 коммутирует сигнал запроса от наиболее приоритетного из требующих обслуживания каналов б на второй вход блока 2, который выдает в регистр 11 управляющую команду, содержащую номер канала и адрес устройства, являющихся ключом поиска для блока 5. В процессе формирования относительного адреса

УСУ узел 8 опрашивает ячейки локальной памяти 10, содержимое которых поступает на выходной регистр 12.

На входы схемы 14 сравнения со второго выхода регистра 11 и выхода выходного регистра 12 поступают для сравнения ключи, при этом формируется сигнал сравнения, который с выхода схемы 14 сравнения поступает на узлы 8 и 13. При появлении этого сигнала содержимое счетчика 9 поступает на второй вход узла 13, а затем с его выхода на второй вход узла 8. Содержимое счетчика 9 при сравнении ключей будет относительным адресом УСУ в области УСУ. При несравнении ключей соответствующий сигнал, поступает с выхода схемы 14 сравнения на первый вход счетчика 9 и первый вход узла 8. Счетчик модифицируется, а сигнал со второго выхода узла 8, поступающий на второй вход локальной памяти 10, вызывает выборку следующей строки таблицы ключей по адресу, поступающему на третий вход локальной памяти 10 с выхода счетчика 9. В режиме записи ключа узел 8 управления организовывает сканирование таблицы ключей в локальной памяти 10, пока не будет найдена свободная строка. Текущее значение счетчика будет относительным адресом УСУ, которое записывается в основную или управляющую память, а в ,таблицу клЬчей записывается ключ, 789988 состоящий из номера канала и номера внешнего устройства. Узел 8 управления получает с третьего выхода блока 2 сигналы и выдает иэ узла 13 на третий вход блока 2 относительный адрес УСУ. Путем базирования блок 2 формирует абсолютный адрес УСУ н управляющей памяти 3.

Таким образом, в предлагаемом уст- ройстве область УСУ может перемещаться в упранляющей памяти в зависимос- ти от наличия там свободных областей.

Кроме того, при отсутствии свободного места в.управляющей памяти бло- . ком 2 может выделяться для УСУ область в основной памяти путем изменения алгоритма микропрограммы выборки и 15 формирования УСУ. Выделение памяти

УСУ из состава блока динамического распределения подканалов по сравнению с известным устройством расширяет функциональные возможности, эко номит оборудование за счет использования памяти высокой интеграции и от» сутствия схем контроля для памяти

УСУ, так как основная и управляющие памяти контролируются своими схемами кроме того повышается надежность памяти для хранения УСУ, поскольку основная и управляющая памяти контролируются по коду Хэмминга, позволяющему исправлять единичные ошибки и о6наруживать двойные. При выделении своей памяти для УСУ в блоке динамического распределения подканалон контроль по коду Хэмминга привел .бы к значительному увеличения оборудования блока. 35

Формула изобретения

Устройство для управления обменом между оперативной памятью и внешними устройствами, содержащее блок коммутации каналов, подключенный первым ныходом к первому входу оперативной памяти, блок микропрограммного управления, первый выход которого соединен со вторым входом оперативной 45 .памяти и входом управляющей памяти, выходом соединенной с первым входом блока микропрограммного управления, вторые вход и выход которого соединены соответственно со вторым выходом и первым входом блока коммутации каналов, соединенного двухсторон», ними связями с каналами ввода-вывода, о т л и ч а ю щ е е с я тем, что, с ! целью сокращения аппаратурных затрат введен блок динамического распределе» ния подканалов, первые вход и выход которого подключены соответственно к третьим выходу и входу блока микр программного управления, а вторым входом — к третьему выходу блока коммутации каналов, причем блок динамического распределения подканалов включает распределитель импульсов, регистр ключей, узел формирования адреса, локальную память, счетчик, выходной регистр локальной памяти и схему сравнения, выход которой соедийен с первыми входами распределителя импульсов, счетчика и узла формирования адреса, первый выход которого подключен ко второму входу распределителя импульсов, третий вход которого является первым входом блока динамического распределения подканалов, а первый выход соединен с первым входом регистра ключей, первым выходом подключенного к первому входу локальной памяти, а вторым — к первому.входу схемы сравнения, второй вход которой через выходной регистр локальной памяти соединен с выходом локальной памяти, второй вход которой соединен со вторым выходом распределителя импульсов, а третий вход — с выходом счетчика, подключенного вторым входом к третьему выходу распределителя импульсов и со вторым нходом узла формирования адреса, второй выход которого и второй вход регистра ключей являются соответственно выходом и вторым входом блока динамического распределения подканалов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 514287„ кл. 06 F 3/04, 1976.

2. Патент США Р 3408632, Н, кл. 340-172.5, 1968 /прототип /.