Преобразователь напряжения в код последовательного приближения

Преобразователь напряжения в код последовательного приближения

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскид

Социалистических

Республик

«ц79О29О

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву (51)М. Клз (22) Заявлено 181 278 (21) 2697549 j18-21 с присоединением заявки М (23) Приоритет

Н 03 К 13/17

Государственный комитет

СССР по делам изобретений н открытий

Опубликовано 231280 Бюллетень М9 47

Дата опубликования описания 241280 (53) УДК 681.325 (088.8) (72) Авторы изобретения

Н. П.Вашкевич и Л.Н. Панков (71) Заявитель

Пензенский политехнический институт .. (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД

ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ

Изобретение относится к измерительной и вычислительной технике и может быть использовано в различных информационно-измерительных системах., Известен аналого-цифровой преобра- 5 зователь, содержащий блок суммирования блок коммутации, блок сравнения, источник эталонных напряжений (токов), регистры, состоящие из триггеров, и блок управления (1) . 10

Недостатком этого устройства является низкая точность.из-эа появления аддитивной и мультипликативной составляющих погрешности суммирования напряжений ° !5

Цель изобретения - повышение точ,— ности преобразования.

Поставленная цель достигается тем что в преобразователь напряжения в код последовательного приближения, 20 содержащий блок суммирования, блок коммутации, блок сравнения, источник эталонных напряжений (токов), первый и второй регистры, и блок управления, :первый вход блока суммирования соеди- 25

Вен с клеммой преобразуемого напряже ния, вторые входы блока суммирования соединены с первыми выходами блока коммутации, выход блока суммирования соединен с первым входом блока срав- 30 нения, первые выходы источника эта- лонных напряжений (токов) соединены с первыми входами блока коммутации, вторые входы которого в каждом разряде соединены с выходами данного разряда первого и второго регистров, входы сброса в ноль первого и второго регистров соединены с выходом блока управления„ первые входы установки в единицу всех разрядов первого и второго регистров соединены с первым и вторым выходами блока сравнения соответственно, в каждом разряде вторые входы установки в единицу первого и второго регистров соединены с соответствующим выходом блока управления, введен дополнительный блок суммирования, входы которого соединены с вторым выходом источника эталонных напряжений (токов) и с вторыми выходами блока коммутации, выход дополнительного блока суммирования соединен с вторым входом блока сравнения; причем, для повышения надежности, блок управления выполне н на основе генератора сигналов и элементов И-НЕ и И в каждом разряде, причем в каждом разряде входы элемента И-НЕ соединены с инверсными выходами триггеров первого и второго ре790290 гистров,выход элемента И-НЕ соединен с первыми входами установки в единицу триггеров последующего разряда первого и второго регистров и с инвер сным входом элемента И данного разряда, элементы И всех разрядов соединены последовательно и выход элемента

И данного разряда соединен с третьими входами установки в "единицу" триггеров данного разряда первого и второго регистров, выход элемента И-HE последнего разряда соединен с входами установки в ноль триггеров первого и второго регистров, входы сброса в ноль триггеров первого и второго регистров соединены с входной клеммой устройства, выход генератора сигналов соединен с входами синхронизации триггеров первого и второго регистров.

Преобразователь напряжения в код последовательного приближения на 20 фиг. 1 содержит блок 1 суммирования, блок 2 коммутации, блок 3 сравнения, источник 4 эталонных напряжений (токов), регистры 5 и 6, состоящие из триггеров, блок 7 управления и до- д полнительный блок 8 суммирования.

Первый вход блока 1 сумми1йэв а ни я соединен с клеммой 9 преобразуемого напр яжения, вторые входы блока 1 суммирования соединены с первыми выходами блока 2 коммутации, выход блока

1 суммирования соединен с первым входом блока 3 сравнения. Первые выходы источника 4 эталонных напряжений (токов) соединены с первыми входами блока

2 коммутации, вторые входы которого в каждом разряде соединены с выходами разрядов регистров 5 и 6, входы сброса в ноль регистров 5 и 6 соединены с выходом блока 7 управления.

Первые входы установки в единицу 40 регистров 5 и 6 соединены с первым и вторым выходами блока 3 сравнения соответственно. Вторые входы, установки в единицу регистров 5 и 6 соединены с соответствующим выходом блока 7 управления. Первый вход дополнительного блока 8 суммирования соединен с вторым выходом источника 4 эталонных напряжений (токов). Вторые входы дополнительного блока 8 суммирования соединены с вторыми выходами блока 3 коммутации. Выход дополнительного блока В суммирования соединен с вторым входом блока 3 сравнения.

В устройстве используется алгоритм уравновешивания, в котором по результату сравнения преобразуемого напряжения Ох с эталонным напряжением U„ эталонные напряжения (токи) u„. могут быть суммируемыми как с преобразуемым напряжением Uq, так и.q эталон- 40 ным напряжением 1) . При этом исполь< зуются эталонные напряжения u;= u„/(2" ) одного знака.

На фиг. 2 представлены диаграммы изменения напряжений ЦВХ < и 06Х g y на входах 1 и 2 блока сравнения 3 в процессе преобразования напряжений

Ц» и U при применении положительных эталонных напряжений Ц„ . На чертеже обозначено

I 2

Ъ

i=< где х(х „, х„, х„- — коды результатов, сравнения на прямом и инверсном выходах блока. сравнения 3.

Тождественный результат преобразования определенного напряжения в код может быть получен при применении только отрицательных эталонных напряжений U„

На фиг. 3 представлены диаграммы изменения тех же самых величин, что и на фиг. 2, при применении отрицательных эталонных напряжений (токов)

Q; . На чертеже обозначено

Ь

Ц -u-Z u u =о -4

ЬХ.< "; < i i+a i BX < Х i U +< »

Возможность получения тОждественных результатов преобразования при применении только положительных или только отрицательных напряжений. U„ позволяет находить оптимальные схемные решения структуры устройства при использовании конкретных схемных элементов.

Преобразователь напряжения в код последовательного приближения работает следующим образом.

Преобразуемое напрях<ение О и эталонное напрях<ение U,,равное половине диапазона преобразуемого напряжения, блоком 1 суммирования,и дополнительным блоком 8 суммирования передаются на входы блока сравнения 3. Блок 3 сравнения вырабатывает сигналы результата сравнения х, и х„, которые выдаются на прямой и инверсный . выходы блока сравнения 3. Если 0Х10<, сигнал х„=1(х,=О) и в начале следующего такта преобразования на выходе дополнительного блока 8 суммирования присутствует напряжение UB> >"- Ц,+ О,/2, которое далее сравнивается с йанряжением 0Х. В случае 0< С и сигнал х„= 1 (х " 0) в такте преобразования на выход блока 1 суммирования передается . напряжение 0 Х,<=0Х+ U< П . Напряжение на входах блока сравнения 3 Ugq, и UB<< далее вновь сравнивается и по результату сравненИя х эталонное напряжение U,/4 суммируется либо с напряжением U > {)(гО), либо с напряжением UBq.g . На последующих тактах уравновешивания испол)ьзуются эталонные напряжения U,=U /<" величина которых уменьшается.

790290

В последнем такте преобразования

П на входах блока сравнения 3 присутствуют напряжения 0йх и,ОВ».g отличающиеся на величину погрешности преобразования + ду

" х И= " х

tl

"Вх . "М <"-ДР(),. . u 2l (c$ или U»+rnvN Тьа, lj +пни

2 1а где И„, И вЂ” цифровой эквивалент преобразуемого напряжения, отображенный в виде кодов 1 в регистрах 5 и б;

Ф Ц вЂ” масштаб преобразования.

Код в регистре 5 представляет собой обратный код кода в регистре б. В качестве результата может быть использован любой из этих кодов.

В рассмотренном устройстве эталонные напряжения (токи) Ц; суммируются либо с преобразуемым напряжением 0Х, либо с эталонным напряжением (током)

Ц„ . В последующих тактах уравновешивания эталонные напряжения (ток) U не вычитаются из полученных сигналов

Ug». и Qg»g . Вследствие этого в сигналах lip».< и Обх.g на выходе блоков

1 и 8 суммирования отсутствуют выбросы напряжения (тока) от наложения эталонных напряжений (токов) Uj смеж- 30 ных разрядов. Напряжения 0 » и

0 » (фиг. 2) образуют по тактам уравновешивания возрастающую (убывающую на фиг. 3) последовательность. Отсутствие выбросов напряжения 35 (токов) в сигналах 0ЭХ и () » g позволяет повысить точность преобразования. Кроме того, в конце цикла преобразования на входах блока 3 сравнения присутствуют напряжения: 40 и

А ь,(у

Ь= х ;, "

"e,» =1),+% х" О, 2." A +дм (1) + Х" ц.2")

j (" 4 ь g где сй, — аддитивная составляющая по- 45 грешности, УМ вЂ” мультипликативная составляющая погрешности .

Так как блок сравнения 3 реагирует на разностный сигнал д(т Цбх -О Х, > составляющие погрешностей, будут в нем компенсироваться. Представим . фм =& — Qgjvl где + м м3 6+z и учтем, что в крнце цикла преобразования 0щ .= Ug».9 д< i 55 где hô — погрешность квантования.

То&да

Д 1) О (х х ) U, 2-" bg +a;+>g+ ь=3 и

А,д -adk(u,+Е «;.U 2 ), (=4 погрешность преобразования равна с = д д(аИwtь(-дЯи((), С»;О, 2- ), Л( дд а = д а,-дЬ д™ 0"и,-о м где

Как видно из приведенного выражения, при предлагаемом алгоритме преобразования в погрешность преобразования входят не абсолютные величины аддитивной и мультипликативной составляющих погрешности суммирования. напряжений в близких по параметрам узлах суммирования.

Таким образом, в преобразователе напряжения в код последовательного приближения повышается точность преобразования.

Для повышения надежности схемы- устройства блок 7 управления выполнен таким образом, что регистры 5 и 6 совмещают функции распределителя тактов работы устройства и хранения кодов преобразуемого напряжения (фиг.4).

Блок 7 управления состоит из генератора 12 сигналов из элементов 13

И-НЕ и элементов 14 И в каждом разряде. В каждом разряде входы элемента

13 И-НЕ соединены с инверсными выхо.дами триггеров 10 и 11 регистров 5 и б, выход элемента 13 И-HE соединен с первыми входами установки в единицу триггеров 10 и 11 последующего разряда регистров 5 и 6 и с инверсными входами элемента 14 И данного разряда. Элементы 14 И всех разрядов соединены последовательно. Выход элемента И данного разряда соединен с третьими входами установки в единицу триггеров 10 и 11 данного разряда регистров 5 и б, Выход элемента 13

И-НЕ последнего разряда соединен с входами установки в ноль триггеров 10 и 11 регистров 5 и б. Входы сброса в ноль триггеров 10 и 11 регистров 5 и 6 соединены с входной .клеммой 15 устройства. Выход генератора 12 сигналов соединен с входами синхронизации триггеров 10 и 11 регистров 5 и б.

Блок 7 управления работает следующим образом.

На входе элементов 13 И-НЕ всех разрядов присутствует сигнал логического нуля. Этот сигнал запрещает занесение результатов сравнения по сигналам x и х„ в триггера 10 и 11 всех разрядов, кроме старшего разряда.

На входах управления установкой единицы триггеров 10 и 11 старшего разряда регистров 5 и б присутствует в момент поступления очередного синхроимпульса от генератора 12 сигналов логическая единица с выхода элемента 14 И первого разряда. Поэтомурезультат сравнения х = 1 фиксируется в триггер 10 старшего разряда регистра 5, результат сравнения х„= 0(x = 1) заносится в триггер 11 старшего разряда регистра б. Далее на выходе элемента 13 И-НЕ старшего разряда присутствует сигнал логической единицы, разрешающий занесение результата сравнения х в триггеры 10 и 11 второго разряда регистров 5 и б во второй такт уравновешивания. Одновременно сигналом логического нуля с выхоца элемента,14 И первого разряда запрещается повторное изменение состояний триггеров 10 и 11 старшего разряда регистров 5 и 6. Аналогичным образом происходит разрешение занесения результатов сравнения х; и х; в триггеры 10 и 11 последующих n-i разрядов и запрещение повторного изменения состояния триггеров 10 и 11 предшествующих i- разрядов регистроь

5 и 6, После занесения результатов сравнения х„ и х в триггеры 10 и 11 последнего разряда и регистров 5 и 6. сигнал логической единицы с выхода элемента 13 И-НЕ последнего разряда 15 выдается на входы, установки в ноль триггеров 10 и 11 всех разрядов регистров 5 и 6. Далее в момент прихода очередного сигнала .по шине синхронизации все триггеры 10 и 11 регистров {)

5 и 6 переводятся в состояние ноль .

Этому состоянию триггеров 10 и 11 регистров 5 и 6 соответствует такт .Ъ определения старшего разряда кода, в котором преобразуемое напряжениесравнивается с эталонным напряженйем

Формула изобретения

1. Преобразователь напряжения в 30 код последовательного приближения, =одержащий блок суммирования, блок хоммутаци,, блок сравнения, источник ."талонных напряжений (токов), первый и второй регистры, и блок управления пер-,-.;- и вход блока суммирования соединен с клеммой преобразуемого напряжения, вторые входы блока суммирован;я соеди":- ены с первыми выходами блока коммутации, выход блока суммиро- ф) ванин соединен с первым входом блока сравнения, первые выходы источника зта.-ейных напряжений (токов) соединены с первыми входами блока коммутации, вторые входы которого в каждом р;зряде соединены с выходами данногц разряда пepaor и второго регистров входы сброса в ноль первого и второго регистров соединены с выходом блока управления, первые входы установки в единицу всех разрядов первого и второго регистров соединены с первым и вторым выходами блока сравнения .соответственно, в каждом разряде вторые входы установ ° ки в единицу первого и второго регистров соединены с соответствующим выходом блока управления, о т л ич а ю шийся тем, что, с целью повышения точности, в него введен дополнительный блок суммирования, входы которого соединЕны с вторым выходом источника эталонных напряжений (токов) и с вторыми выходами блока коммутации, выход дополнительного бло ка суммирования соединен с.вторым входом блока сравнения.

2,Преобразователь по п,l, о т л на ю шийся тем, что, с целью повышения надежности, блок управления выполнен на основе генератора сигналОв и элементов И-НЕ и И в каждом разряде, причем в каждом разряде. входы элемента И-НЕ соединены с инверсными выходами триггеров первого и второго регистров, выход элеменТа

И-НЕ соединен с первыми входами установки в единицу триггеров последующего разряда первого и второго регистров и с инверсным входом элемента И данного разряда, элементы И всех разрядов соединены последователь-. но и выход элемента И данного Разряда соединен с третьими входами установки в единицу триггеров данного разряда первого и второго регистров, выход элемента И-НЕ последнего разряда соединен с входами установки в . ноль триггеров первого и второго регистров, входы сброса в ноль триггеров первого и:второго регистров соединены с входной клеммой устройства, выход генератора сигналов соединен с входами синхронизации триггеров первого и второго регистров., Источники информации, принятые во внимание при экспертизе

1. Патент ФРГ Р 1129716, кл. Я 01 Е) 1962 (прототип) 790290

&1

8у8

Nlrb

ЮР

Тантк Риг. Р

0&1

uaz, бауму наимунжв Е

ВНИИПИ Заказ 9073/65

Тираж 995 Поднисное

Филиал ППП Патент, г.Ужгород, ул, Проектная, 4 в