Быстродействующий преобразователь уровней напряжения на дополняющих мдп транзисторах

Быстродействующий преобразователь уровней напряжения на дополняющих мдп транзисторах

Иллюстрации

Показать все

Реферат

 

1: +и ChtQfщв 1ф, 1

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистических

Республик п>790330

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено29. 01. 79 .(21) 2719538/18-21 с присоединением заявки ¹ (23) Приоритет

Опубликовано 2312.80. Бюллетень № 47

Дата опубликования описания 23. 12. 80 (51)М. Кл.3

Н 03 К 19/02

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621 374 (088. 8) (72) Авторы изобретению

Ю. М. Герасимов, A. Н. Кармазинский, В. М. Гусаков, A. А. Красильников и В. В. Трушин. (71) Заявитель,(54) БЫСТРОДЕЙСТВУЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ

УРОВНЕЙ НАПРЯЖЕНИЯ HA ДОПОЛНЯЮЩИХ

МДП ТРАНЗИСТОРАХ

Изобретение относится к электронике, в частности к импульсной технике, и может быть использовано в ин тегральных цифровых схемах.

Известно устройство преобразования уровней напряжения, содержащее входной МДП транзистор и инвертор на дополняющих МДП транзисторах, вход и выход которого подключены соответственно к затворам и-канальных 10 транзисторов первого и второго дополнительных ннверторов, у которых затворы р-канальных транзисторов подключены перекрестно к выходам (Ц . 15

Недостатком устройства является большая потребляемая мощность и низкое быстродействие. .Известен преобразователь уровней напряжения на дополняющих МДП тран- 20 зисторах, содержащий твухтактный инвертор на трех транзисторах (двух последовательно включенных нагрузочных р-канальных транзисторах и переключающем и -канальном), включен- 25 ный между первой шиной питания и общей шиной, и двухтактный повторитель на двух транзисторах, нагру эочном р-канальном и переключающем

h-канальной, затвор которого под- 30 ключен к второй шине питания, включенный между первой шиной питания и входной шиной, к которой подключен также затвор переключающего транзистора инвертора, шину прямого выхода, к которой подключены стоки транзисторов повторителя и затвор первого нагрузочного транзистора инвертора, и шину инверсного выхода, к которой подключен затвор нагрузочного транзистора повторителя, сток переключающего траниэистора инвертора и сток второго погрузочного транзистора инвертора, затвор которого подключен ко входной шине (2) .

Недостатком известного преобразователя уровней напряжения является низкое быстродействие,которое обусловлено различными размерами переключающих и нагрузочных транзисторов инвертора и повторителя,что необходимо для обеспечения условий работоспособности устройства в статическом режиме.

Цель изобретения — повышение быстродействия устройства.

Для достижения поставленной цели в быстродействующий преобразователь уровней напряжения на дополняющих

МДП транзисторах,содержа "„ий двухтак790330 тный инвертор на двух транзисторах, нагрузочном р-l< нальном и переключающем л-канальном, включенный между первой шиной питания и общей шнной,и двухтактный понторитель на двух транзисторах,нагруэочном р-канальном и переключающем п-канальном,затвор которого подключен ко второй шине питания, включенный между первой шиной питания и входной шиной, к которой подключен также затвор переключающего транзистора иннертора, шину прямого выхода, к которой подключены стоки транзисторов повторителя и затвор нагрузочного транзистора инвертора, и шину инверсного выхода, к которой подключены стоки транзисторов инвертора и затвор нагруэочного транзистора повторителя, введены два форсирующих р-канальных транзистора,первый из них подключен параллельно нагрузочному транзистору инвертора, а второй параллельно нагрузочному транзистору повторителя,и два двухвходовых элемента ИЛИ с задержкой по

-первому входу, выход первого элемента ИЛИ подключен к затвору первого форсирующего транзистора, а его первый и второй входы — соответственно к шинам инверсного и прямого выхода, выход второго элемента ИЛИ подключен к затвору второго форсирующего транзистора, а его первый и второй входы — соответственно к шинам прямого и инверсного выхода.

Кроме того, двухнходоный элемент ИЛИ с задержкой по первому входу содержит дна каскадно включенных однотактных иннертора, подключенных между первой шиной питания и общей шиной, двунаправленный ключ, включенный между вторым входом и выходом элемента,и р-канальный транзистор фиксации уровня, включенный между выходом элемента и первой шиной питания, причем вход первого инвертора подключен к первому входу элемента, его выход — к затворам транзистора фиксации уровня и н-канального транзистора двунаправленного ключа, выход второго иннертора подключен к затвору р-канального транзистора двунаправленного ключа.

На фиг. 1 представлена электрическая принципиальная схема быстродействующего преобразователя уровней напряжения на дополняющих мДП транзисторах; на фиг. 2 - то же, элемента ИЛИ.

Преобразователь содержит двухтактный инвертор 1 на двух транзисторах, нагрузочном р-канальном транзисторе 2 и переключающем п-канальном транзисторе 3, включенный между первой шиной 4 питания и общей шиной 5, днухтактный повторитель

6 на двух транзисторах, нагрузочном р-канальном 7 и переключающем и -канальном 8, включенный между шиной

4 и входной шиной 9,к которой подключен также затвор транзистора З,шину прямого выхода 10, подключенную к стокам транзисторов 7 и 8 и к затвору транзистора 2, шину инверсно го выхода 11, подключенную к стокам транзисторов 2 и 3 и к затвору . транзистора 7, параллельно транзисторам 2 и 7 включены соответственно форсирующие транзисторы 12 и 13, затворы которых подключены соот .ветственно к выходу 14 или 15 элементов ИЛИ 16 и 17 с задержкой по первому входу, первый и второй входы 18 и 19 элемента 16 подключены соответственно к шинам 11 и 10, а первый и второй входы 20 и 21 элемента 17 подключены соответственно к шинам 10 и 11. Затвор транзистора

8 подключен ко второй шине 22 питания.

gQ Элемент ИЛИ 16 с задержкой по первому входу 18 содержит два каскадно включенных однотактных инвертора 23 и 24, подключенных между шиной 4 питания и общей шиной 5, двунаправленный ключ 25, включенный между вторым входом 19 и выходом

14 элемента, и р-канальный транзистор 26 фиксации уровня, включенный между выходом 14 и шиной 4, вход первого инвертора подключен к первому входу элемента 18, а его выходк затворам транзистора 26 и и -канального транзистора двунаправленного ключа 25, выход второго инвертора

24 подключен к затвору р-канального транзистора двунаправленного ключа

25.

Устройство работает следующим образом.

B исходном состоянии напряжение на входной шине 9 соответствует логическому "0". Тогда транзисторы

Г

8 и 2 открыты, а транзисторы 3 и 7 закрыты, напряжение на шине 10 соответствует логическому "0", на шине

11 — "1". Поскольку на одном из входон логических элементов 16 и 17 напряжение соответствует логической

"1", то такое напряжение поддерживается и на выходах этих элементов, н результате чего формирующие транзисторы 12 и 13 закрыты и не влияют на работу устройства в стационарном состоянии, При изменении напряжения на шине

9 с логического "0" на логическую

"1" переключающий транзистор 3 открывается, а транзистор 8 закрывается по истоку. В двухтактном повторителе 6 оба транзистора 7 и 8 закрыты, и напряжение на шине 10 не

40 изменяется. В двухтактном инверторе

1 переключающий и нагруэочный транзисторы 3 и 2 открыты. Удельная крутизна переключающих транзисторов выбирается значительно большей по от65 ношению к крутизнам нагрузочных

790330

15 транзисторов, которые необходимы тоЛЪко для удержания статистического состояния логической "1" на соответствующей выходной шине. Поэтому напряжение на шине 11 достаточно быстро переключается в состояние логического "0", в результате чего открывается нагрузочный транзистор 7, а напряжение на выходе 15 логического элемента 17 также переключается в состояние логического "0", открывая форсирующий транзистор 13.

I удельная крутизна транзистора 13 выбирается значительно больше удельной крутизны транзистора 7, поэтому переключение напряжения на шине 10 в состояние "1" происходит достаточ- 15 но быстро.

После переключения напряжения на шине 10 в состояние "1" через вермя, определяемое з адер. <кой логического элемента 17 по первому входу 2О

20, на его выходе 15 устанавливается напряжение, соответствующее логи- ческой "1", и форсирующий транзистор 13 закрывается.

В рассматриваемой стадии переходного процесса после переключения напряжения на шине 11 в состояние логического "0" напряжение на обоих входах 18 и 19 логического элемента 16 также соответствует логическому "0". Однако в отличие от элемента 17 напряжение на выходе элемента 16 в состояние логического

"0" может переключиться только через время, определяемое задержкой элемента по входу 18. Если задержка 35 переключения на шине 10 от момента переключения напряжения на шине 11 меньше, чем задержка логического элемента 16 по первому входу 13, то этот логический элемент в состоя- 4О нии "0" на выходе 14 не переключается и форсирующий транзистор 12 не открывается. Для нормальной работы устройства необходим именно такой режим.

Таким образом, в преобразователе уровней напряжения задержка по первому входу логических элементов ИЛИ необходима для того, чтобы в течение времени переключения напряжения на некоторой выходной шине в состояние "1" соответствующий форсирующий транзистор оставался открытым, а второй форсирующий транзистор оставался закрытым.

Работа устройства при изменении напряжения на его входной шине с логической "1" на логический "0" происходит аналогичным образом, с той лишь разницей, что функции первого и второго форсирующих транзи- 4О сторов и первого и второго логических элементов меняются.

Практическая реализация двухвходового элемента ИЛИ с задержкой по одному из входов приведена на фиг. 2, $5

В этом элементе при поступлении на вход задержки 18 напряжения, соответствующего логическому "0", двунаправленный ключ 25 открыт, а транзистор 26 фиксации уро=ня закрыт и напряжение со входа 19 на выход

14 передается практически без задержки. При напряжении на входе 18, соответствующем логической "1", двунаправленный ключ 25 закрыт, а транзистор 26 открыт и на выходе.14 независимо от состояния на входе 19 потенциал соответствует логической

"1". Требуемая задержка по входу

I8 достигается с помощью выбора размеров транзисторов в инверторах

23 и 24.

В большинстве практических случаев в качестве выходов быстродействующего преобразователя уровней напряжения целесообразно испольэовать выходы вторых однотактных инверторов логических элементов ИЛИ.

При изготовлении по стандартной

КМОЛ технологии с пороговыми напряжениями и -канальных транзисторов

0,5-1,0 В при соответствующем расчете устройство обеспечивает достаточно быстрое преобразование уровня логической "1" величиной > 2,0В в уровень логической "1" величиной

9-15 В (в зависимости от величины напряжения на первой шине питания).

Напряжение на второй шине питания необходимо выбрать не более утроенной величины входного уровня напряжения логической "1".При согласовании с ТТЛ схемами это напряжение может быть равно 5В.

Иоделирование показывает, что введение в известное устройство форсирующих транзисторов и элементов управления их работой позволяет по крайней мере в 5 раз повысить era быстродействие при неизменной площади на кристалле (несмотря на большее количество транзисторов ).

Формула изобретения

1. Быстродействующий преобразователь уровней напряжения на дополняющих МДП транзисторах, содержащий двухтактный инвертор на двух транзисторах, нагрузочном р-канальном и переключающем . n -канальном, включенный между первой шиной питания и общей шиной, и двухтактный повторитель на двух транзисторах, нагрузочном р-канальном и переключающем ь-канальном, затвор которого подключен ко второй шине питания, включенный между первой шиной питания и входной шиной, к которой подключен также затвор переключающего транзистора инвертора, шину прямого выхода, к которой подключены стоки транзисторов повторителя и затвор нагрузоч" «3» 3. 4" в, i г7;90ДЭО .

Фас f

Составитель Л. Петрова

Редактор И. Николайчук Техред Т.Маточка Корректор И, Муска

Эаказ 9075/67 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ного, транзистора инвертора, и шину инверсного выхода, к которой подключены стоки транзисторов инвертора и затвор нагрузочного транзистора повторителя, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введены два форсирующих р-канаЛьных транзистора, первый из них подключен параллельно нагрузочному транзистору инвертора, а второй †.параллельно нагрузочному транзистору повторителя, и два двухвходовых элемента ИЛИ с задержкой по первому входу, выход первого элемента ИЛИ подключен к затвору первого форсирующего транзистора, а его первый и второй входы соответственно к шинам инверсного и прямого выхода, выход второго элемента ИЛИ подключен к затвору второго форсирующего транзистора, à его первый и второй входы — соответственно к шинам прямого и инверсного выхода.

2. Преобразователь по и. 1, о тл и ч а ю шийся тем, что двух. входовый элемент ИЛИ с задержкой по первому входу содержит два каскадно включенных однотактных инвертора, подключенных между первой шиной питания и общей шиной, двухнаправленный ключ, включенный между вторым входом и выходом элемента, и р-канальный транзистор фиксации уровня, включенный между выходом элемента и первой шиной питания, причем вход первого инвертора подключен к перlG вому входу элемента, его выход — к затворам транзистора фиксации уровня и й;канального транзистора двунаправленного ключа, выход второго инвертора подключен к затвору р-каf5 нального транзистора двунаправленного ключа.

Источники информации, принятые во внимание при экспертизе щ 1. Авторское свидетельство СССР

9 513502, кл. H 03 К 19/00, 1974.

2. Авторское свидетельство СССР

9 558400, кл. Н 03 К 19/00, 1976.