Десятичный счетчик
Иллюстрации
Реферат
Союз Советских
Социалистических
Республик
ОП ИКАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИ ИТЕЛЬСТВУ о>790348 (61) Дополнительное к авт. свид-ву— (22) Заявлено 26.12.78 (21) 2702719/18-21
{51)м. Кл.з с присоединением заявки М
Н 03 К 23/02
Государственный. комитет
СССР по делам мзобретенмй и открытий (23) Приоритет—
Опубликовано 231280. бюллетень М 47
Дата опубликования описания 231280
{53) УДК j 621.374..32(088.8) (72) Авторы изобретения
A Л Гуртовцев А Ф Петренко и В П Чапенко
Ъ Р, (Институт электроники и вычислительной техники - ., . -., Щ
АН Латвийской ССР
P1) Заявитель (54) ДЕСЯТИЧНЫЙ СЧЕТЧИК
Изобретение относится к импульсной технике и может быть использовано для счета и деления сигналов в различных (преимущественно десятичных) цифровых вычислительных и измерительных устройствах, реализованных средствами интегральной технологии в базисе потенциальных логических элементов.
Известен десятичный счетчик, содержащий четыре.RS-триггера и блок управления, выходы которого соединены с входами установки и сброса
RS-триггеров (1). наиболее олизким по технической 15 сущности к предлагаемому является десятичный счетчик, содержащий четыре RS-триггера и блок управления (2).
Недостатком этих десятичных счетчиков является их относительно низ- 2Q кая надежность.
Цель изобретения — повышение надежности десятичного счетчика. указанная цель достигается тем, что в десятичный счетчик, содержащий 25 четыре RS-триггера и блох управления, введены дополнительный блок управления и первый и второй дешифраторы, первый выход блока управления соединен с входом установки первого 30
RS-триггера и первым входом первого дешибратора, первый выход которого соединен с первым входом блока управления, второй выход соединен с первым входом сброса первого RS-триггера, первым входом установки второго RSтриггера и вторым входом первого дешифратора, второй выход которого соединен с вторым входом блока управления, третий выход которого соединен со вторым входом сброса первого RSтриггера, входом сбрОса второго ЯЯтриггера и третьим входом первого дешифратора, третий выход которого соединен с. третьим входом блока управления, четвертый вход первого дешифратора соединен с инверсным выходом первого RS-триггера, прямой выход которого соединен с пятым и шестым входами первого дешйфратора. 1седьмой вход которого соединен с инверсным выходом второго RS-триггера, прямой выход которого соединен с восьмым входом первого дешнфратора, первый выход дополнительного блока управления соединен с входом установки третьего RS-триггера и первым входом второго дешифратора, первый выход которого соединен с первым входом дополнительного блоха управления, 790348 второй выход которого соединен с первым входом сброса третьего RSтриггера, входом установки четвертого RS-триггера и вторым входом второго дешифратора, второй выход которого соединен с вторым входом дополнительного блока управления, третий выход которого соединен с вторым входом установки второго RS-триггера, вторым входом сброса третьего RS-триггера, входом сброса четвертого RS-триггера ® и третьим входом второго дешифратора, третий выход которого соединен с третьим входом дополнительного блока управления, четвертый вход второго дешифратора соединен с инверсным выходом третьего RS-триггера, прямой выход которого соединен с пятым и шестым входами второго дешифратора,седьмой вход которого соединен с инверсным выходом четвертого RS-триггера,прямой выход которого соединен с восьмым входом второго дешифратора, четвертый, пятый и шестой входы блока управления соединены с входом десятичного счетчика, а четвертый выход блока управления соединен с Я четвертым и пятым входами дополнительного блока управления, шестой вход и четвертый выход которого соединены соответственно с входом и выходом десятичного счетчика. Каждый Зб блок управления содержит первый, второй и третий элементы ИЛИ-НЕ (ИНЕ) и инвертор, выход первого элемента ИЛИ-НЕ (И-НЕ) соединен с первым выходом блока управления и входами второго и третьего элементов ИЛИ-НЕ (И-НЕ), выход второго элемента ИЛИНЕ (И-НЕ) соединен с вторым выходом блока управления и входами первого и третьего элементов ИЛИ-НЕ (И-HE), выход третьего элемента ИЛИ- 40
НЕ (И-НЕ) соединен с третьим выходом блока управления, входами первого и второго элементов ИЛИ-НЕ (ИЧЕ) и входом инвертора выход которого соединен с четвертым выходом блока управления, первый и четвер" тый входы блока управления соединены с входами первого элемента ИЛИ-НЕ (И-НЕ), второй и пятый входы блока управления соединены с входами второ- щ
- о элемента ИЛИ-НЕ (И-НЕ), третий и шестой входы блока управления соединены с входами. третьего элемента ИЛИ-НЕ (И-НЕ) . Каждый дешифратор содержит элемент ИЛИ-НЕ (И-НЕ) и первый и второй элементы И-ИЛИ-НЕ, И первый выход дешифратора соединен с выходом элемента ИЛИ-НЕ (И-НЕ), первый и второй входы которого соединены с первым и четвертым входами дешийратора, второй выход кото- 40 рого соединен с выходом первого элемента И-ИЛИ-НЕ, вход ИЛИ и первый и второй входы,И которого соединены соответственно с вторым, пятым и седьмым входами дешифра- Я тора, третий выход которого соединен с выходом второго элемента И-ИЛИ«
НЕ> вход ИЛИ и первый и второй входы по И которого соединены соответственно с третьим, шестым и восьмым входами дешифратора.
Структурная схема десятичного счетчика показана на чертеже.
Десятичный счетчик содержит четыре RS-триггера 1,2,3 и 4, блок 5 управления, дополнительный блок 6 управления, первый 7 и второй 8 дешифраторы, Первый выход блока 5 управления соединен с входом установки первого RS-триггера 1 и первым входом первого дешифратора 7, первый выход которого соединен с первым входом блока 5 управления, второй выход которого соединен с первым входом сброса первого RS-триггера 1, первым входом установки второго RSтриггера 2 и вторым входом первого дешифратора 7, второй выход которого соединен с вторым входом блока
5 управления, третий выход которого соединен с вторым входом сброса первого НЯ-триггера 1, входом сброса второго RS-триггера 2 и третьим входом первого дешифратора 7, третий выход которого соединен с третьим входом блока 5 управления. Четвертый вход первого дешифратора 7 соединен с инверсным выходом первого RS-триггера
1, прямой выход которого соединен с пятым и шестым входами первого дешифратора 7, седьмой вход. котррого соединен с инверсным выходом второго RS-триггера 2, прямой выход.которого соединен с восьмым входом первого дешифратора 7. Первый выход дополнительного блока 6 управления соединен с входом установки третьего RS-триггера 3 и первым входом второго дешифратора 8, первый выход которого соединен с первым входом дополнительного блока 6 управления, второй выход которого соединен с первым входом сброса третьего RS-триггера 3, входом установки четвертого
RS-триггера 4 и вторым входом второго дешифратора 8, второй выход которого соединен с вторым входом дополнительного блока 6 управления„ третий выход которого соединен с вторым входом установки второго RS-триггера 2, вторым входом сброса третьего ВБ-триггера 3, входом сброса четвертого RS-триггера 4 и третьим входом второго дешифратора 8, третий выход которого соединен с третьим входом дополнительного блока 6 управления. Четвертый вход второго дешифратора 8 соединен с инверсным выходом третьего RS-триггера 3, прямой выход которого соединен с пятым и шестым входами второго дешифратора
8, седьмой вход которого соединен с инверсным выходом четвертого RSтриггера 4, прямой выход которого
790348 соединен с восьмым входом второго дешифратора 8. Четвертый, пятый и шестой входы блока 5 управления соединены с входом 9 десятичного счетчика, а четвертый выход блока
5 управления соединен с четвертым и пятым входами дополнительного блока б управления, шестой вход и четвертый выход которого соединены соответственно с входом 9 и выходом
10 десятичного счетчика. Каждый блок
5 и б управления содержит первый
11, второй 12 и третий 13 элементы
ИЛИ-НЕ (И-НЕ) и инвертор 14. Выход первого элемента ИЛИ-НЕ (И-НЕ) 11 соединен с первым выходом блока управления и выходами второго и третьего 15
13 элементов ИЛИ-НЕ (И-НЕ), выход второго элемента ИЛИ-НЕ (И-НЕ) 12 соединен с вторым выходом блока управ» ления и входами первого 11 и третьего 13 элементов ИЛИ-НЕ (И-НЕ), вы- 2О ход третьего элемента ИЛИ-HE (И-НЕ) соединен с третьим выходом блока управления, входами первого ll и второго 12 элементов ИЛИ-НЕ (И-НЕ) и входом инвертора 14, выход которого соединен -с четвертым выходом блока управления. Первый и четвертый входы блока управления соединены с входами первого элемента ИЛИ-НЕ (ИНЕ) ll, второй и пятый входы блока управления соединены с входами второго элемента ИЛИ-НЕ (И-НЕ) 12, третий и шестой входы блока управления соединены с входами третьего элемента ИЛИ-НЕ (И-НЕ) 13. Каждый дешифратор 7 и 8 содержит элемент ИЛИ-НЕ 35 (И-НЕ) 15, первый 16 и второй 17 элементы И-ИЛИ-НЕ. Первый выход дешифратора соединен с выходом элемента
ИЛИ-НЕ (И-НЕ) 15, первый и второй входы которого соединены с первым 40 и четвертым входами дешифратора, второй выход которого соединен с выходом первого элемента И-ИЛИ-НЕ
16, вход ИЛИ и первый и второй входы по И которого соединены соответственно с вторым, пятым и седьмым входами дешифратора, третий выход которого соединен с выходом второго элемента И-ИЛИ-HE 17, вход ИЛИ и первый и второй входы по И которого соединены соответственно с третьим, 50 шестым и восьмым входами дешифратора
Десятичный счетчик работает следующим образом.
В исходном состоянии на входе 9 присутствует единичный логический сигнал (высокий уровень), а на прямых выходах RS-триггеров 1,2,3 и 4 присутствует код 1100 . При этом на первых трех выходах блоков 5 и 6 управления поддерживаются нулевые d0 логические сигналы (низкий уровень), .на четвертом входе блока 5 управления — единичный логический сигнал, который в свою очередь поддерживает нулевые логические сигналы на первых g5 трех выходах блока 6 управления. В
Таком исходном состоянии устройство остается до прихода первого счетного импульса.
Появление на входе 9 нулевого логического сигнала (первого импульса) вызывает изменение состояния блока 5 управления в соответствии с выходными сигналами дешифратора 7.
Сигналы с выходов блока 5 управления, поступая на R -входы RS-триггеров 1 и 2, устанавливают их в нуль, т.е, код на прямых выходах этих триггеров будет 00,На четвертом выходе блока 5 управления появляется нулевой логический сигнал, разрешающий изменение состояния блока б управления, который по входу установки устанавливает RS-триггер 3 в единичное логическое состояние. Во время изменения сигналов на выходах RS-триггеров сигналы, поступающие на входы дешифраторов 7 и 8, могут изменяться на выходах этих дешифраторов. Однако эти кратковременные изменения не нарушают работы устройства, поскольку единичный логический сигнал на соответствукицем выходе блока управления поддерживает состояние других выходов блока управления на нулевом логическом уровне и, кроме того, не позволяет изменяться сигналу на том выходе дешифратора, который мог бы изменять состояние блока управления. После окончания переходных процессов, вызванных появлением первого импульса, на прямых выходах RS-триггеров установится код 0010 . В таком состоянии устройство остается до изменения сигнала на входе 9 с нуля в единицу. Второй импульс установит на выходах RS-триггеров код 1010 . Очередной (третий) счетный импульс на входе 9 устанавливает на выходах RS-триггеров аналогично вышеописанному код 0110 и т.д. После девятого импульса код на выходах RS-триггеров будет 0011, Десятый импульс вызывает появление на выходах блоков 5 и 6 управления единичных логических сигналов, которые устанавливают RS-триггеры в состояние кода 1100 . При этом на выходе 10 формируется выходной импульс деления входной частоты десятый импульс, совпадающий по фазе с десятым входным импульсом. Этот импульс может использоваться для запуска старших декад счетчика при увеличении его разрядности. При появ- . лении на входе 9 единичного логического сигнала устройства возвращается в исходное состояние.
Формула изобретения ,1. Десятичный счетчик, содержащий четыре RS-триггера и блок управления
790348 отличающийся тем, что, с целью повышения надежности, в него введены дополнительный блок управления и первый и второй дешифраторы, перный выход блока управления соединен с входом установки первого
RS- триггера и первым входом первого дешифратора, первый выход которого соединен с первым входом блока управления, второй выход соединен с первым входом сброса первого RS-тригге(О ра, первым входом установки второго
RS-триггера и вторым входом первого дешифратора, второй выход которого соединен с вторым входом бл ка управления, третий выход которого соединен с вторым входом сброса 15 перного RS-триггера, входом сброса второго RS-тригггера и третьим входом первого дешифратора, третий выход которого соединен с третьим входом блока управления, четвертый вход 20 первого дешифратора соединен с инверсным выходом первого RS-триггера, прямой выход которого соединен с пятым и шестым входами первого дешифратора, седьмой вход которого соединен с инверсным выходом второго
RS - триггера, прямой выход которого соединен с восьмым входом первого дешифратора, первый выход дополнительного блока управления соединен с входом установки третьего RS-триггера и первым входом второго дешифратора, первый выход которого соединен с первым входом дополнительного блока управления, второй выход которого соединен с первым входом сброса третьего RS-триггера, входом установки четвертого RS-триггера и вторым входом второго дешифратора,нторой выход которого соединен с вторым входом дополнительного блока управления, 40 третий выход которого соединен с вторым входом установки второго RSтриггера, вторым входом сброса третьего RS-триггера, входом сброса четвертого RS-триггера и третьим входом 4 второго дешифратора, третий выход которого соединен с третьим входом дополнительного блока управления, четвертый вход второго дешифратора соединен с инверсным выходом третьего RS-триггера, прямой выход которого соединен с пятым и шестым входами второго дешифратора, седьмой вход которого соединен с инверсным выходом четвертого RS-триггера, прямой выход которого соединен с вось55 мым входом второго дешкфратора, четвертый, пятый и шестой входы блока управления соединены с входом десятичного счетчика, а четвертый выход блока управления соединен с четвер- 6О тым и пятым входами дополнительного блока управления, шестой вход и четвертый выход которого соединены соответственно с входом и выходом десятичного счетчика.
2. Десятичный счетчик по п.1, отличающийся тем, что каждый блок управления содержит первый, второй и третий элементы ИЛИ-НЕ (И-НЕ) и иннертор, выход первого элемента ИЛИ-НЕ (И-НЕ) соединен с пер" ным выходом блока управления и входами второго и третьего элементов ИЛИ-НЕ (И-НЕ), выход второго элемента ИЛИ-НЕ (И-.НЕ) соединен с вторым выходом блока управления и входами первого и третьего элементов
ИЛИ-НЕ (И-НЕ), выход третьего элемента ИЛИ-HE (И-НЕ) соединен с третьим выходом блока управления, входами первого и второго элементов ИЛИ-НЕ (И-НЕ) и входом иннертора, выход которого соединен с четвертым выходом блока управления, первый и четвергый входы блока управления соединены с входами первого элемента ИЛИ-НЕ (И-НЕ), второй и пятый входы блока управления соединены с входами второго элемента ИЛИ-НЕ (И-НЕ),третий и шестой входы блока управления соединены с входами третьего элемента
ИЛИ-НЕ (И-НЕ) .
3. Десятичный счетчик по и. 1, о т л и ч а ю щ и и с я, тем, что каждый дешифратор содержит элемент
ИЛИ-HE (И-НЕ) и первый и второй элементы И-ИЛИ-НЕ, первый вход дешифратора соединен с выходом зЛемента ИЛИНЕ (И-НЕ), первый и второй входы которого соединены с первым и четвертым нходами дешифратора, второй выход которого соединен с выходом перного элемента И-ИЛИ-НЕ, вход ИЛИ и первый и второй входы И которого соединены соответственно с вторым, пятым и седьмым входами дешифратора, третий выход которого соединен с выходом второго элемента И-ИЛИ-НЕ, вход
ИЛИ и первый и второй входы по И которого соединены соответственно с третьим, шестым и восьмым входами дешифратора.
Источники информации, принятые во внимание при экспертизе
1.Шурыгин И.Т., Ноникон Л.Г.Десятичные пересчетные устройства на гибридных интегральных микросхемах.— Приборы и системы управления, 1976, Р 11, с. 44-45.
2. Проектирование радиоэлектронных устройств на интегральных микросхемах.-Под ред. С.Я.Шаца.М., Советское радио, 1976, с. 242, рис. 5.52 (прототип).
790348
Составитель О.Скворцов
Редактор М.Габуда Техред Н.Бабурка Корректор Г.Решетник
Заказ 9076/68 Тираж 995 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Иосква,Ж-35,Раушская наб.,д.4/5 филиал ППЧ Патент,г.ужгород,ул.Проектная,4