Электронные цифровые часы-календарь

Электронные цифровые часы-календарь

Иллюстрации

Показать все

Реферат

 

(61) Дополнительное к ввт, саид-ву (22) Заявлено 07. 02. 77 (21) 2449938/18-10 с присоединением заявки Ио (23) Приоритет

G 04 ". 3/00

Государственный комитет

СССР по делам изобретений н открытий

Опубликовано 30,1280. Е.оллетен!.- ."4о

Дютвопубликоввнияописенмя 01.0181

„(:ЭЗ) Д 681, 11 i088. 8,! (72) Авторы изобретения

А. И. Бухштаб, О. И. Макарычев, В. А. Мурзин и Л. М. Хохлов

Гасударственное союзное конструкторско-технологическое бюро по проектированию счетных машин и Опытный завод (71) Заявители (54) ЭЛЕКТРОННЫЕ ЦИФРОВЫЕ ЧАСЫ-КАЛЕНДАРЬ

Изобретение относится к области приборостроения и предназначено для использования в электронных цифровых часах-календаре.

Известны электронные цифровые часы, содержащие эталонный генератор, делитель частоты, счетчики секунд, минут, часов, счетчики числа и месяца, а также блок индикации (1) .

Недостаток известных часов сложность электронной схемы.

Наиболее близкими по технической сущности к .предложенным часам являются электронные цифровые часы-календарь, содержащие эталонный генератор, делитель частоты, счетчики, дешифратор и блок индикации (21.

Недостатком известных электронных часов является сложность изготовления при интегральной технологии.

Цель изобретения — упрощение технологии при реализации на интегральных микросхемах.

Поставленная цель достигается тем, что в электронных цифровых часах, содержащих эталонный генератор, делитель частоты, счетчики, дешифратор и блок индикации, дешифратор и счетчики выполнены в виде четырех последовательных шестнадцатирядных регистрав, схемы корректора, четырех схем

И, четырех схем задержек, сумматора, cõåìü-. ЛИ . :, схемы ИЛИ вЂ , выходы шестнадцатых разрядов первого, второго, третьего и че.вертого регистров соединены саатветствен«а c ntpвьми вхадамй пе-....- ай, второй третьей и четвертой схсм !., а также с входами схемы корректора „ входы которого также соединены с выходами пятнадцатых разрядов первого и второго ре— гистров и с выходами счетчика, первый выход схемы корректора соединен с первым входом схем ИЛИ-НЕ, второй

15 выход схемы корректора через первую схему задержки соединен со вторым входом схемы ИЛИ-НЕ, выход которой соединен со вторыми входами четырех схем И, выходы первой, второй, тре2О тьей и четвертой схем И соединены соответственна со входами первого, второго, третьего и четвертого раз— рядов сумматора, третий выход схемы корректора соединен с первым входам схемы ИЛИ, четвертый, пятый, шестой выходы схемы корректора соединены соответственно через вторую, третью и четвертую схемы задержки са вторым, третьим и четвертым входами

30 схемы ИЛИ, выход которой соединен со

792212

Первичное деление опорной частоты эталонного генератора 18 производится с помощью счетчика 19 до величины 4,096 кГц. В первом состоянии счетчика 19 на третьем выходе схемы корректора 5 формируется сигнал логическая 1, которая через схему

ИЛИ 15 поступает на вход переноса (второй вход младшего разряда) сумматора 16. В первом состоянии счет60 входом переноса сумматора, выходы первого, нторого, третьего и четвертого разрядов сумматора соединены соответственно со входами первого второго, третьего и четвертого регистров, а также с информационными входами блока индикации, выход эталонного генератора соединен со входа ми упранления сдвигами четырех регистров, счетчика и схемы корректора.

На чертеже представлена блок-схема предлагаемых часон-календаря. !

О

Они содержат последовательные шестнадцатиразрядные регистры 1-4, схему корректора 5, схемы И 6-9, четыре схемы 10-13 задержки, схему ИЛИ-HE 14, схему ИЛИ 15, сумматор 16, блок 17 ин дикацич, эталонный генератор 18 и счетчик 19.

Эталонный генератор 18 выдает сдвиговую частоту на счетчик 19, регистры 1-4 и через схему корректо- „-щ ра 5 на схемы 10-13 задержек. Счетчик 19 осуществляет первичное деление опорной частоты эталонного генератора 18, имеет коэффициент пересчета равный шестнадцати, и коды на четырех выходах этого счетчика сменяют последовательно друг друга через интервалы времени, равные периоду работы эталонного генератора. Сдвиговые сигналы эталонного генератора 18 одновременно поступают на счетчик 19 и 30 последовательные шестнадцатиразрядные динамические регистры 1-4, поэтому сдвиг информации в регистрах 1-4 происходит синхронно с изменением состояния счетчика 19. Каждому из шест- 35 надцати состояний счетчика соответствует вполне определенный код на выходах шестнадцатых разрядов регистров 1-4.

Рассмотрим работу схемы электронных цифровых часов-календаря при опорной частоте эталонного генератора 18, равной 65, 536 кГц. В первом состоянии счетчика 19 на выходах регистров 1-4 определена зона 11 деление опорной частоты, во втором состо- 45 яник вЂ, зона 111 деление опорной частоты, н третьем состоянии — зона IV деление опорной частоты, в четвертом состоянии — зона единицы секунд.

Нд выходе регистра 1 при любом со- 50 стоянии счетчика определен младший разряд кода любой эоны с весом 2 о

НЬ .выходе регистра 2 — с весом 2 на выходе регистра 3 — с весом 2 на выходе регистра 4 - с весом 2 . 55 чика 19 на первые входы схем И 6-9 с выходов регистров 1-4 подается зона 11 деление опорной частоты, на вторые входы схем И 6-9 поступает сигнал логическая 1 с выхода схемы

ИЛИ-HE 14. Таким образом, н рассмативаемом состоянии счетчика схемы И

-9 открыты и на сумматоре 16 реализуется операция увеличения кода зоны поделение опорной частоты на единицу. В первом состоянии счетчика 19 в схеме корректора 5 осуществляется анализ кода на выходах регистров 1-4 и н этом случае, если выходы этих регистров равны О, формируется сигнал логическая 1 на четвертом выходе схемы корректора 5. Первый, второй, пятый и шестой выходы схемы корректора 5 в этом состоянии счетчика 19 всегда равны О. В зоне 11 деление опорной частоты осуществляется делением опорной частоты эталонного генератора 18 до величины

256 Гц.

Во втором состоянии счетчика 19 на выходах регистрон 1-4 определен код зоны 111 деление опорной частоты.

В этом состоянии счетчика 19 первый, второй, третий, пятый, шестой выходы схемы корректора 5 равны О. Сигнал логической 1 с выхода схемы

ИЛИ-НЕ 14 (на первый и второй входы схемы ИЛИ-HE 14 поступают нулевые сигналы; на второй вход схемы поступает сигнал логического О, так как в предыдущем состоянии счетчика 19 на вход первой схемы 10 задержки был записан логический О) поступает на вторые входы схем И 6-9. На сумматоре 16 реализуется команда увеличения кода зоны 111 деление опорной частоты на единицу, если в предыдущем (перном) состоянии счетчика 19 схемой корректора 5 был сформирован сигнал логическая 1 на четвертом выходе схемы корректора 5. В этом случае сигнал логической 1, задержанный на схеме 11 второй задержки (одноразрядная задержка), во втором состоянии счетчика 19 через схему KJ1H 15 поступает на вход переноса сумматора 16. Во втором состоянии счетчика в схеме корректора анализируется состояние выходов регистров 1-4 и в том случае, если выходы регистров в текущем (втором) и предыдущем (перном) состоянии счетчика 19 равны О, то на четвертом выходе схемы корректора 5 формируется сигнал логическая 1.

Сигнал логическая 1 на четвертом выходе схемы корректора 5 в следующем во втором состоянии счетчика 19 сформироваться не может, так как н этом случае в зоне 1 деление опорной частоты в первом состоянии счетчика 19 код на выходах регистров 1-4 отличен от О.

В зоне ill деление опорной частоты осуществляется деление опорной

792212

t0

35

50

40 частоты эталонного генератора 18 до величины 16 Гц.

В третьем состоянии счетчика 19 на выходах регистров 1-4 определен код зоны 1, деление опорной частоты. оманда увеличения кода эоны 1, деле ие опорной частоты на единицу реализуется аналогично команде увеличе ния кода зоны 111 деление опорной частоты на единицу, рассмотренной выше.

В зоне Й деление опорной частоты опорная частота эталонного генератора 18 понижается до величины 1 Гц.

В третьем состоянии счетчика 19 на четвертом выходе схемы корректор 5 формируется сигнал логическая 1, в том случае, если выходы регистров

1-4 в текущем (третьем) и предыдущем (первом и втором)состояниях были равны нулю. Сигнал логической 1 (на четвертом выходе схемы корректора 5) в третьем состоянии счетчика 19 формируется один раз в течение 1 с.

B четвертом состоянии счетчика 19 реализуется команда увеличения кода зоны единицы секунд на единицу в том случае, если в предыдущем (третьем) состоянии счетчика 19 на четвертом выходе схемы корректора 5 был сформи рован сигнал логическая 1. В этом со стоянии осуществляется анализ кода зоны единицы секунд и если он равен десяти, то формируются сигналы логической 1 на первом и четвертом выходах схемы корректора 5. На выходе схемы ИЛИ-HE 14 в этом случае формируется сигнал логического О, по которому в четвертом состоянии счетчика 19 происходит обнуление кода зоны единицы секунд (в четвертом состоянии счетчика 19 на вторые входы схем И 6-9 подается сигнал логический О). Сигнал логической 1, возникающий на четвертом выходе схемы кор ректора 5, является командой увеличе ния кода эоны десятки секунд на единицу.

Сигнал логической 1, задержанной на второй схеме задержки 11, в пятом состоянии счетчика 19 через схему

ИЛИ 15 поступает на вход переноса схемы сумматора 16 и реализует коман ду увеличения кода зоны десятки секунд на единицу. В этом состоянии анализируется код эоны десятки секунд и, если этот код равен шести, то формируется сигнал логической 1 на первом и четвертом выходах схемы корректора, что, как отмечалось выше приводит к обнулению кода текущей зоны (в данном случае зоны десятки секунд) и формированию команды увели чения кода следующей эоны (зона единицы минут) на единицу.

Работа схемы в шестом, восьмом одиннадцатом состояниях счетчика 19, в которых на выходах шестнадцатых разрядов регистров 1 — 4 определены соответственно коды эон единицы миМут, единицы часов, единицы числа, аналогична работе схемы в четвертом состоянии счетчика 19, при анализе и обработке зоны единицы секунд.

Работа схемы в седьмом состоянии счетчика 19, в котором на выходах регистров 1-4 определен код зоны десятки минут, аналогична работе схемы в пятом остоянии счетчика 19 при анализе и обработке эоны десятки секунд, которая рассматривалась выше.

В восьмом состоянии счетчика 19 на выходах пятнадцатых разрядов регистров 1 и 2 определен код зоны десятки часов и на выходах шестнадцатых разрядов регистров 1-4 код зоны единицы часов. Эти коды анализируются схемой корректора 5 и если код равен 24, то формируется логическая 1 на первом, втором, пятом и шестом выходах схемы корректора 5.

По сигналам логическая 1 на первом и втором выходах корректора 5 осуществляется обнуление текущей и следующей (в восьмом и девятом состоянии счетчика 19) эон, т.е. единицы часов и десятки часов. Логическая 1 с пятого выхода схемы корректора 5 записывается на вход третьей (двухразрядной) схемы 12 задержки и в десятом состоянии счетчика 19 через схему ИЛИ 15 поступает на первый вход схемы сумматора 16, реализуя команду увеличения кода эоны день недели на единицу.

Логическая 1 с шестого выхода схемы корректора 5 задерживается четвертой (терхразрядной) схемой 13 задержки и .реализует команду увеличения кода зоны единицы числа на единицу в одиннадцатом состоянии счетчика 19.

В десятом состоянии счетчика 19 на схеме корректора анализируется код зоны день недели на выходах регистров 1-4 и если этот код равен 8, то код текущей зоны обнуляется (логическая 1 на первом выходе схемы корректора 5) и на сумматоре 16 к коду зоны день недели прибавляется единица (логическая 1 на третьем выходе схемы корректора 5) .

В одиннадцатом и тринадцатом состояних счетчика 19 на схеме корректора 5 анализируется состояние выходов пятнадцатых разрядов регистров 1 и 2 и шестнадцатых разрядов регистров 1-4. Если в одиннадцатом состоянии счетчика 19 на укаэанных выходах регистров 1-4 появился код 29, 31 или 32, на единицу превосходящей количество дней в текущем месяце, то на первом, втором, третьем и пятом выходах схемы корректора 5 формируются сигналы логической 1, что приводит к обнулению кодов зон единица числа, десятки чис. ла и реализуется команда увеличения

792212 кодов зон единицы числа и единицы месяца на единицу. Если в тринадцатом состоянии счетчика 19 на схеме корректора 5 появился код 13, то на первом, втором и третьем выходах схемы корректора формируются сигналы логическая 1 и осуществляется обнуление кодов зон единицы месяца, десятки ме- сяца и реализуется команда увеличения кода зоны единицы месяца на единицу.

В рассмотренной схеме предполагалось, что эталонный генератор имеет частоту 65,536 кГц, при этом две зоны, которым соответствуют пятнадцатое и шестнадцатое состояния счетчика 19, не использовались. Однако в предлагаемой схеме частота эталонного гене- 15 ратора может изменяться в широких пределах. Так использование двух отмеченных зон в качестве пятой и шестой ступени деления опорной частоты позволяет использовать эталонный квар цевый генератор с большей частотой.

Формула изобретения Электронные цифровые часы-календарь, содержащие эталонный генератор, делитель частоты, счетчики, дешифратор и блок индикации, о т л ич а ю щ и е с я тем, что, с целью упрощения технологии при реализации ЗО на интегральных микросхемах, дешифратор и счетчики выполнены в виде четырех последовательных шестнадцатиразрядных регистров, схемы корректора, четырех схем И, четырех схем за- 35 держек, сумматора, схемы ИЛИ и схемы ИЛИ-НЕ, выходы шестнадцатых разрядов первого, второго, третьего и четвертого регистров соединены соответственно с первыми входами первой, второй, третьей и четвертой с схем И, а также со входами схемы корректора, входы которого также соединены с выходами пятнадцатых разрядов первого и второго регистров и с выходами счетчика, первый выход схемы корректора соединен с первым входом схемы ИЛИ-НЕ, второй выход схемы корректора через. первую схему задержки соединен со вторым входом схемы ИЛИНЕ, выход которой соединен со вторыми входами четырех схем И, выходы первой, второй, третьей и четвертой схем И соединены соответственно со входами первого, второго, третьего и четвертого разрядов сумматора, третий выход схемы корректора соединен с первым входом схемы ИЛИ, четвертый, пятый, шестой выходы схемы корректора соединены соответственно через вторую, третью, четвертую схемы задержек со вторым, третьим и четвертым входами схемы ИЛИ, выход которой соединен со входом переноса сумматора, выходы первого, второго, третьего и четвертого разрядов сумматора соединены соответственно со входами первого, второго, третьего и четвертого регистров, а также с информационными входами блока индикации, выход эталонного генератора соединен со входами управления сдвигами четырех регистров, счетчика и схемы корректора.

Источники информации, принятые во внимание при экспертизе

1. Патент США 9 3928959, кл. G 04 С 3/00, 03.12.75.

2. Цифровые часы фирмы Natiоиа1

Semiconductor — "Электроника", русский перевод, 9 12, 1976 (прототип).

792212

Составитель A. Иванов

Редактор Т. Горячева ТехредА.Бабине Корректор М. Шароши

Заказ 10135/46 Тираж 482 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4