Устройство для контроля логических блоков

Устройство для контроля логических блоков

Иллюстрации

Показать все

Реферат

 

<1 1 792256

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

/ с (6I ) Дополнительное к авт. саид-ву— (22) Заявлено 08.01.79 (21) 2708213/18 -24 с присоединением заявки М (23) Приоритет (51) М. Кл.

G 06 F 11/00

ВЬеударотвенный комитет

СССР

IN 36)IIIII изобРетений и открытий

Опубликовано 30.12 80 Бюллетень Рй 48

Дата опубликования описания 30.12 80 (53) УДК 681.3 (088.8) (72) Автор изобретения

Н. Д. Мамонов (71) Заявитель (э4) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ

Изобретение относится к контрольно-измери= тельной технике и может быть использовано

Ю в сервисной аппаратуре электронно-вычислительных машин.

Известно устройство (1), в котором подача входных воздействий на объект контроля и оценка результатов производятся оператором.

К недостаткам этого устройства относятся низкая надежность и малое его быстродействие.

Наиболее близким по технической сущности к предлагаемому является устройство (21, принятое за прототип, содержащее генератор импульсов, выход которого подключен к входу синхронизации первого регистра, группа выходов которого подсоединена к соответствующей группе входов согласующего блока и группе первых информационных входов первого сумматора по модулю два, выход которого подключен к информационному входу первого регистра, группа выходов согласующего блока подсоединена к группе входов блока индикации, элементы ИЛИ и элементы ИЛИ-НЕ, установочные входы которых подключены к

2 входу "Сброс" устройства, а установочные выходы — к установочным входам коммутатора соответственно.

Недостатком этого устройства является малое быстродействие, связанное с обработкой результатов на каждом выходе объекта контроля.

Цель изобретения — повышение быстродействия устройства.

Указанная цель достигается тем, что устройство для контроля логических блоков содержит счетчик импульсов, преобразователь параллельного кода в последовательный, второй сумматор по модулю два и второй регистр, первая группа выходов которого соединена с первой группой информационных входов коммутатора и группой информационных;х входов второго сумматора по модулю два, а также с входами синхронизации первой группы элементов ИЛИ и ИЛИ-НЕ, вторая группа выходов — со второй группой информационных входов коммутатора и входами синхронизации второй группы элементов ИЛИ и

792

256

t

20

ИЛИ-НЕ. Установочный вход второго сумматора по модулю два подсоединен к едив чному входу устройства, а выход — к информационному входу второго регистра, синхронизирующий вход которого соединен с выходом переполнения счетчика, группа счетных выходов которого подключена к группе управляющих входов преобразователя параллельного кода в последовательный, группа информационных входов которого подсоединена к группе информационных выходов коммутатора, а выходко второму информационному входу первого сумматора по модулю два. Выход генератора импульсов подключен к счетному входу счетчика импульсов.

Функциональная схема устройства для контроля логических блоков изображена на чертеже, Она содержит генератор 1 импульсов, счетчик 2 импульсов, преобразователь 3 параллельного кода в последовательный, коммутатор 4, объект 5 контроля, элементы ИЛИ 6, элементы ИЛИ-НЕ 7, первый 8 и второй 9 регистры, единичный вход 10 устройства, первый 11 и второй 12 сумматоры по модулю два, согласующий блок 13, блок 14 индикации.

Устройство работает следующим образом.

В исходном состоянии регистры 8 и 9 и счетчик 2 сброшены, а генератор 1 не генерирует (цепи сброса и пуска на чертеже не показаны). В объект 5 через коммутатор 4 с выходов регистра 9, элементов ИЛИ 6 и элементов ИЛИ-НЕ 7 поступают сигналы, которые производят его сброс. При запуске устройства генератор 1 начинает выдавать импульсы, которые изменяют состояние счетчика 2. При этом преобразователь 3 преобразует сигналы, проходящие на него через коммутатор 4 с объекта

5, в последовательный код, поступающий на вход сумматора 11; Кроме того, импульсы генератора 1 подаются на тактовый вход регистра 8. После того как все выходные контакты объекта 5 будут опрошены, по импульсу переполнения счетчика 2 изменится состояние регистра 9. На входные контакты объекта 5 поступит новая тестовая комбинация, а его выходы будут снова опрашиваться, Б результате этого на выходе преобразователя 3 будет получена двоичная последовательность, каждый бит которой соответствует значению выходного сигнала на определенном выходном контакте объекта : 5 при определенном входном воздействии с датчика псевдослучайных чисел, об. разованного регистром 9 и сумматором 12.

Известно, что сдвиговый регистр 8 с линейными обратными связями через сумматор 11 осуществляет деление многочлена, описывающего входную двоичную последовательность, на характеристический многочлен сдвигового регистра (обычно — многочлен максимального

30 з

55 периода, определяемый структурой обратных связей). При этом после окончания входной последовательности регистр 8 содержит двоичный код остатка от деления;„поступающий через блок 13 на блок 14, который дает

"сигнатуру". Если входные двоичные последовательности отличаются хотя бы одним битом, то отличаются и их сигнатуры. Эталонные сигнатуры определяются для каждого типа исправных объектов 5 экспериментально или путем расчета их на ЭВМ. Они могут быть занесены в документацию и использоваться оператором для сравнения с реальными.

Положительный эффект изобретения — повышение быстродействия устройства — достигается за счет сокращения времени анализа сигнатуры, характеризующей состояние объекта контроля в целом, а не сигнатур на отдельных его выходах.

Формула изобретения

Устройство для контроля логических блоков, содержащее генератор импульсов, выход которого подключен к входу синхронизации первого регистра, группа выходов которого подсоединена к соответствующей группе входов согласующего блока и группе первых информационных входов первого сумматора по модулю два, выход которого подключен к информационному входу первого регистра, группа выходов согласующего блока подсоединена к группе входов блока индикации, элементы ИЛИ и элементы ИЛИ -НЕ, установочные входы которых подключены к входу "Сброс" устройства, à установочные выходы — к установочным входам коммутатора соответственно, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства оно содержит счетчик импульсов, преобразователь параллельного кода в последовательный, второй сумматор по модугпо два и второй регистр, первая группа выходов которого соединена с первой группой информационных входов коммутатора и группой информационных входов второго сумматора по модулю два, а также с входами синхронизации первой группы элементов ИЛИ и ИЛИ-НЕ, вторая группа выходов — со второй группой информационных входов коммутатора и входами синхронизапни второй группы элементов ИЛИ и ИЛИ-НЕ, установочный вход второго сумматора по модулю два подсоединен к единичному входу устройства, а выход — к информационному входу второго регистра, синхронизирующий вход. которого соединен с выходом переполнения счетчика, группа счетных выходов которого подключена, к группе управляющих входов преобразователя

ВНИИПИ Заказ 10136/49 Тираж 751 Подписное

Филиал ППП "Патент"., г, Ужгород, ул. Проектная, 4

5 792256 параллельного кода в последовательный, группа информационных входов которого подсоединена к группе информационных выходов коммутатора, а выход — ко второму информационному входу первого сумматора по модулю два, выход генератора импульсов подключен к счетному входу счетчика импульсов.

Источники информации, принятые во внимание прн экспертизе

1. ЭВМ ЕС-1020. под ред. Ларионова А. M.

М., "Статистика", 1975, с. 99.

2. Патент США N 3976864, кл, 235-153 АС, опублнк. 1976 (прототип) .