Устройство для управления регенерацией информации в блоках динамической памяти

Устройство для управления регенерацией информации в блоках динамической памяти

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

О П И С А Н И Е ()792290

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 30.03.78 (21) 2596728/18-24 (5I)М. Кд, 3

Ci 11 С 21/00 с присоединением заявки K

Гюаударстввннь»й комитет

СССР (23) Приоритет ао делам изобретений н вткрытий

Опубликовано 30.12.80 Бюллетень № 48 (53) ДК 628327. .6 (088.8) Дата опубликования описания 30.12.80

И. С. Колтыпин и М. В. Шацкий (72) Авторы изобретения г

» (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ ИНФОРМАЦИИ

В БЛОКАХ ДИНАМИЧЕСКОЙ ПАМЯТИ

Изобретение относится к вычислительной технике и предназначено для использования в полупроводниковых эапоминаюших устройствах с динамическими запоминающими элементами.

Одно из известных устройств для управления регенерацией информации в динамической памяти использует особенность этой памяти, заключаюШуюся в том, что все ячейки выбранной строки автоматически регенерируются при любом обращении к строке.

Устройство содержит селектор адресов строк, счетчик, индикатор регенерации и блок управления; пропускается очередная регенерация информации в строке в том случае, если перед запросом на регенерацию к этой строке было

15 обращение в течение интервала с= —, где

ГХР

Я

Тхр — допустимый период хранения информации между очередными регенерациями; R— количество строк в памяти (1).

Наиболее близким по технической сущности к изобретению является устройство, в котором отменяется очередная регенерация, если зафиксировано обращение к строке в течение интервала времени 1 „ /2. Оно содержит селектор адреса строки, выходы которого подключены ко входам дешифратора адреса строки, выходы которого подсоединены ко входам установки в "0" элементов памяти, выходы которых подключены к первым входам соответствующих элементов И и к элементу ИЛИ, выход которого подключен ко входу блока управления, и сигнализирует о наличии строк динамической памяти, подлежащих регенерации. Входы установки "1" всех элементов памяти объединены и соединены с выходом

"Сброс" блока управления (2).

Недостатки этого устройства, снижающие его быстродействие, следующие: период принудительной регенерации каждой строки равен »хр/2,что приводит к избыточным циклам регенерации; обращения к 3У запрешаются во время опроса элементов памяти.

Целью изобретения является повышение быстродействия устройства для управления ре»енерацией в динами »еской памяти.

792290

Поставленная цель достигается тем, что в устройстве для управления регенерацией информации в блоках динамической памяти, содержащем первый блок адреса строки, первый вход которого подключен к адресным шинам, а второй — к первому выходу блока управления, второй выход которого соединен с первыми входами элементов памяти, выходы которых подключены соответственно к первым входам первых элементов И, выходы которых через элемент ИЛИ соединены с входом блока управления, и дешифратор адреса строки, введены вторые элементы И, второй блок адреса строки и счетчик адреса строки, соединенный с блоком управления и третьими входами бло- 15 ков адреса строки, первый и второй входы второго блока адреса строки соединены соответственно с выходом первого блока адреса строки и третьим выходом блока управления, а выход через дешифратор адреса строки — со 20 вторыми входами первых и вторых элементов И, первые входы вторых элементов И подключены к четвертому выходу блока управления, выходы вторых элементов И соединены соответственно со вторыми входами элементов 25 памяп .

На чертеже представлена блок-схема устройства.

Предлагаемое устройство содержит блок 1 управления, счетчик 2 адресов строк, первый зО блок 3 адреса строки, второй блок 4 адреса строки, дешифратор 5 адреса строки, первые элементы И 6, элементы 7 памяти, вторые элементы И 8, элемент ИЛИ 9, шины 10 адреса. 35

По способу организации логических связей элементы 7 памяти являются D-триггерами.

Устройство для управления регенерацией посылает в процессор сигналы требования на цикл регенерации и принимает сигналы вы- 4р полнения циклов обращения в ЗУ.

При отсутствии обращений к ЗУ и когда нет сигналов запроса периодической регенерации, вырабатываемых блоком 1 управления с частотой 2R блок управления держит на 45 т х г першях входах вторых элементов И 8 уровень

"0", з,".прещая прием информации в элементы

7 памяти.

При каждом обращении к ЗУ и отсутствии сигналов запроса регенерации блок 1 управления устанавливает на управляющих входах блоков

3 и 4 логические уровни, подключающие шины

10 адреса к соответствующим адресным входам

ЗУ и ко входам дешифратора 5. При этом код адреса подается через первый блок 3 адреса строки и через второй блок 4 адреса строки на входы дешифратора 5 адреса строки. На информационные входы элементов 7 памяти и на

4 первые входы вторых элементов И 8 с соответствующих выходов блока управления подается "1" и таким образом происходит запись

"1" в элемент 7 памяти, адрес которого соответствует выбранной строке.

Состояние счетчика 2 адреса строк меняется с частотой по сигналам блока 1 управления. С этой же частотой в конце каждого интервала состояния счетчика 2 блок управ ления вырабатывает сигнал запроса периодической регенерации, по которому на вторых входах вторых элементов И 8 устанавливается "0", запрещая прием информации в элементы 7 памяти, а на управляющем входе второго блока 4 адреса строки устанавливается логический уровень, коммутирующий адрес, содержащийся в счетчике 2, на входы дешифратора 5 адреса строки через второй блок 4 адреса строки. Если при этом из адресуемого элемента 7 памяти через соответствующий элемент И 6 и элемент ИЛИ 9 на вход блока 1 управления поступает "1", то блоп управления не возбуждает требования регенерации, а проводит запись "0" в тот же элемент памяти, для чего на первых входах вторых элементов И 8 устанавливается уровень "1", а на информационных входах элементов 7 памяти

"0

При выполнении обращений к памяти во время действия сигнала запроса регенерации кодовые шины 10 адреса подключаются к соответствующим адресным входам ЗУ через блок 3.

Если же при запросе регенерации из адресуемого элемента 7 памяти на вход блока 1 управления поступает "0", то воздужается требование цикла регенерации, запрещающее обращение к ЗУ, В этом случае на выходы блоков 3 и 4 с выходов счетчика 2 коммутируется адрес строки, подлежащей принудительной регенерации, путем подачи соответствующих логических уровней из блока управления на управляющие входы этих селекторов.

Одновременно с циклом регенерации проводится запись "1" в адресуемый элемент 7 памяти таким же образом, как и при обычном обращении к ЗУ.

После включения устройства, когда элементы 7 памяти могут находиться в произвольных состояниях, при работающем блоке управления во всех строках ЗУ будет проведена регенерация через Тхр.

Как видно из изложения принципа функционирования устройства, факт обращений к каждой строке фиксируется соответствующим элементом 7 памяти в течение интервала Тхр/2 между очередными запросами на регенерацию этой строки.

Если обращения к данной строке отсутству. ют в течеш е интервала Тхр после принудитель-, ной регенерации этой строки, то при очередном запросе на регенерацию будет произведена запись "0" в соответствующий. элемент памяти без проведения цикла регенерации и только через два интервала т.е. с частотой 1/Тхр,будет производиться регенерация с установкой элемента памяти в "1".

Таким образом, предлагаемое устройство име-lg ет следующие характеристики: период принудительной регенерации равен Тхр во время действия сигнала запроса на регенерацию выполнение очередного обраш"ния к ЗУ не запрещается; 15 принудительная регенерация строки не производится, если к ней было обращение в теmeme Тхр/2 перед запросом на регенерацию.

В предлагаемом устройстве по сравнению с известным понижается частота циклов при- эо нудительной регенерации и не запрещается выполнение циклов обращений к ЗУ во время действия сигналов запроса на регенерацию, в результате чего повышается быстродействие устройства. Из сравнения с характеристиками 35 известного устройства следует, что затраты времени на управление регенерацией информации с помощью данного устройства, даже без учета выполнения им запросов на регенерацию параллельно с обращениями процессора, вдвое меньше, чем в известном устройстве.

Повышенное быстродействие предлагаемого устройства позволяет увеличить время доступности запоминающего устройства для процессора и, следовательно, производительность

ЭВМ.

Формула изобретения

Устройство для управления регенерацией и формации в блоках динамической памяти, содержащее первый блок адреса строки, первый вход которого подключен к адресным пгинам, а второй — к первому выходу блока управления, второй выход которого соединен с первыми входами элементов памяти, выходы которых подключены соответственно к первым входам первых элементов И, выходы которых через элемент ИЛИ соединеньI с входом блока управления, и дешифратор адреса строки, о тлии ч а ющ е е с я тем, что,с целью повышения быстродействия устройства, оно содержит вторые элементы И, второй блок адреса строки и счетчик адреса строки, соединенный с блоком управления и третьими входами блоков адреса строки, первый и второй входы второго блока адреса строки соединены соответственно с выходом первого блока адреса строки и третьим выходом блока управления, а выход через дешифратор адреса строки соединен со вторыми входами первых и вторых эле. ментов И, первые входы вторых элементов

И подключены к четвертому выходу блока управления, выходы вторых элементов И соединены соответственно со вторыми входами элементов памяти.

Источники информации, принятые во внимание при экспертизе

1. Патент США И 3760379, кл. 340 †1, 1973.

2. Авторское свидетельство СССР Н 514346, кл. Q ll С 21/00, 1976 (прототип) .

Составитель Л, Амусьева

Техред Ж.Кастелевич Корректор Н, Швыдкая

Редактор И. Груэова

Тираж 662 Подписное

В!!ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауьпская наб., д: 4/5

Заказ 10141/50

Филиал ППП "Патент", г. Ужтород, ул. Проектная, 4