Система цикловой синхронизации
Патент 792606
Авторы
Система цикловой синхронизации
Иллюстрации
Реферат
О Il И С А Н И Е ()792606
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советскнх
Социалистических
Республик (61) Дополнительное к авт. свид-ву (22) Зал влено 14.06.76 (21) 2372220/18-09 с присоединением заявки Рй 2595136/18 — 09 (23) Приоритет (5I)M. Кл.
Н 04 L 7/08//
Н 04 J 3/06
Государстввнный комитет
СССР (53) УДК 621.394. .662 (088.8) ао делам изобретений и открытий
Опубликовано 30,12.80. Бюллетень J% 48
Дата опубликования описания 30.12.80
А. П. Баев, М. И. Круш, В. А. Садовский, M. Г. Фаерман и А. Е. Ящук (72) Авторы изобретения
Одесский филиал Центрального научно-исследовательского, института связи (7l ) Заявитель (54) СИСТЕМА ЦИКЛОВОЙ СИНХРОНИЗАЦИИ
Изобретение относится к электросвязи и может использоваться в системах с импульснокодовой модуляцией и временным делением каналов интегральных цифровых систем связи.
Известна система цикловой синхронизации цифровых систем связи, содержащая на ведущей станции блок окончания линейного тракта, один иэ выходов которого через последовательно соединенные блок разделения каналов, блок цикловой синхронизации и блок фазиро10 вания подключен к первому входу первого делителя частоты, к второму входу которого подключен другой выход блока окончания линейного тракта через первый блок согласования, а выходы первого делителя частоты через
15 дешифратор приема подключены к соответствующим входам блока разделения каналов, а также последовательно соединенные блок тактовой синхронизации, второй блок согласования и второй делитель частоты, одна группа выходов которого через последовательно соединенные дешифратор цикла и передатчик синхрокомбинации подключена к одному из входов блока объединения каналов, к другим входам которого подключена друтая группа выходов второго делителя частоты через дешифратор передачи, а на ведомой станции последовательно соединенные дешифратор цикла, передатчик синхрокомбинации и блок объединения каналов, к другим входам которого подключены соответствующие выходы дешифратора передачи, а выход блока объединения каналов подключен к входу блока окончания линейного тракта, первый выход которого подключен к блоку согласования через блок тактовой синхронизации, а второй выход— к одному из входов блока разделения каналов, к другим входам которого подключены соответствующие выходы дешифратора приема, а также делитель частоты и последовательно соединенные приемник синхронизации и блок фазирования (l t.
Однако такая система имеет невысокую помехоустойчивость.
Цель изобретения — повышение помехоустойчивости.
Для этого в системе цикловой синхронизации цифровых систем связи, содержащей на
3 792606 4 ведущей станции блок окончания линейного тракта, один из выходов которого через последовательно соединенные блок разделения каналов, блок цикловой синхронизации и блок фазирования подключен к первому входу первого делителя частоты, к второму входу кото5 рого подключен другой выход блока окончания линейного тракта через первый блок согласования, а выходы первого делителя частоты через дешифратор приема подключены к соответствующим входам блока разделения каналов, а также последовательно соединенные блок тактовой синхронизации, второй блок согласования и второй делитель частоты, одна группа выходов которого через последователь15 но соединенные дешифратор цикла и передатчик синхрокомбинации подключена к одному из входов блока обьединения каналов, и другим входам которого подключена другая группа выходов второго делителя частоты
20 через дешифратор передачи, а на ведомой станции — последовательно соединенные дешифратор цикла, передатчик синхрокомбинации и блок объединения каналов, к другим входам которого подключены соответствующие выходы деши25 фратора передачи, а выход блока объединения каналов подключен к входу блока окончания линейного тракта, первый выход которого подключен к блоку согласования через блок тактовой синхронизации, а второй выход — к одному из входов блока разделения каналов, к другим входам которого подключены соответствующие выходы дешифратора приема, а также делитель частоты и последовательно соединенные приемник синхронизации и блок фазирования, на ведущей станции выход передатчика синхрокомбинации подключен к дополнительному входу блока цикловой синхронизации, а на ведомой станции введены дна элемента Й и регистр сдвига, при этом выходы блока фазирования и блока согласования через первый элемент И подключены к входу делителя частоты и к тактовому входу регистра сдвига, к управляющему входу которого подключены выходы делителя частоты через второй элемент И, а дополнительный выход блока окончания линейного тракта подключен к входу приемника синхронизации, к дополнительному входу которого подключен выход дешифратора цикла, к входам которого подключена первая группа выходов регистра сдви- 50 га, вторая группа выходов которого подключена к соответствующим входам дешифратора передачи, третья группа выходов — к соответствующим входам дешифратора приема, а четВертая группа выходов — к соответствующим входам дешифраторов передачи и приема.
На чертеже дана структурная электрическая схема предложенной системы.
Система содержит на ведущей станции блок
1 окончания линейного тракта, блок 2 разделения катталов, блок 3 цикловой синхронизации, блок 4 фазирования, делители 5 и 6 частоты, блоки
7 и 8 согласования, дешифратор 9 приема, блок 10 тактовой синхронизации, дешифратор
11 цикла, передатчик 12 синхрокомбинации, блок 13 объединения каналов, дешифратор 14 передачи, на ведомой станции — дешифратор
15 цикла, передатчик 16 синхрокомбинации, блок 17 объединения каналов, дешифратор 18 передачи, блок 19 согласования, блок 20 тактовой синхронизации, блок 21 разделения каналов, дешифратор 22 приема, делитель 23 частоты, приемник 24 синхронизации, блок 25 фазирования, элементы И 26 и 27, регистр 28 сдвига, блок 29 окончания линейного тракта нформирователь 30 цикла.
Система работает следующим образом.
На ведомой станции приходящий иэ линейного тракта групповой поток поступает через блок 29 в блок 21, а выделенная из приходящего сигнала тактовая частота синхронизирует блок 20, При этом запускаются делитель 23 и регистр 28, и на выходах дешифраторов 18 и
22 появляются сигналы, управляющие работой блоков 21 и 17. Сигналы, управляющие блоками 21 и 17, синфазны, причем постоянный сдвиг фазы между ними однозначно определяет сдвиг фазы между циклами передачи и приема ведомой станции. Величина этого сдвига задается дешифраторами 15, 18 и 22 и известна на ведущей станции.
Формирователь 30 фаэируется по циклу с принимаемым групповым потоком следующим образом. При возникновении разности фаз меж-. ду циклом группового потока и циклом формирователя 30, информация о местоположении которого поступает на вход приемника 24 из дешифратора 15, приемник 24 находит новое положение синхрокомбинации группового потока, поступающего на его первый вход. С приходом первого импульса из дешифратора 15, отмечающего начало цикла, формирователь 30 с помощью блока 25 и элемента И 26 производит торможение делителя 23 до момента появления синхрокомбинации в принимаемом групповом потоке. В момент ее появления на входе приемника 24 по команде последнего снимается сигнал торможения с делителя 23 и формирователь 30 начинает работать синфазно с принимаемым групповым потоком.
Поскольку сдвиг фазы между циклами передачи и приема ведомой станции известен на ведущей станции, а ведомая станция сфазирована по циклу с передающей частью ведущей станции с точностью до времени распрост,ранения сигнала в линейном тракте, то приемная часть ведущей станции сфазирована с ее
792606
5 передающей частью с точностью возможных изменений задержки в линейном тракте. В случае потери синхронизма блок 3 скачком устанавливает фазу по сигналу, идущему от передатчика 12, уменьшая тем самым величину начального фазового рассогласования между принимаемым потоком и распределителем приема, и, таким образом, существенно снижается мешающее влияние появления ложных синхрокомбинаций на процесс дальнейшего поиска синхронизма.
Предложенное устройство имеет высокую помехоустойчивость.
Формула изобретения
Система цикловой синхронизации цифровых систе1. связи, содержащая на ведущей станции блок окончания линейного тракта, один из выходов которого через последовательно соединенные блок разделения каналов, блок цикловой синхронизации и блок фаэирования подключен к первому входу первого делителя частоты, к второму входу которого подключен другой выход блока окончания линейного тракта через первый блок согласования, а выходы первого делителя частоты через дешифратор приема подключены к соответствующим вхо. дам блока разделения каналов, а также последовательно соединенные блок тактовой синхронизации, второй блок согласования и второй делитель частоты, одна группа выходов которого через последовательно соединенные дешифратор цикла и передатчик синхрокомбинации подключена к одному из входов блока объединения KBHRJloB, к другим входам которого подключена друтая группа выходов второго делителя частоты через дешифратор передачи, а на ведомой станции — последовательно соединенные дешифратор цикла, передатчик синхрокомбинации и блок объединения каналов, к другим входам которого подключены соо>ветствуюшие выходы дешифратора передачи, а выход блока объединения каналов подключен к входу блока окончания линейного тракта, первый выход которого подключен к блоку согласования через блок тактовой синхронизации, а второй выход — к одному из входов блока разделения каналов, к другим входам которого подключены соответствующие выхо10 ды дешифратора приема, а также делитель частоты и последовательно соединенные приемник синхронизации и блок фазирования, о тл и ч а ю щ а я с я тем, что, с целью повышения помехоустойчивости, на ведущей станции выход передатчика синхрокомбинации подключен к дополнительному входу блока цикловой синхронизации, а на ведомой станции введены два элемента И и регистр сдвига, при этом выходы блока фазирования и бло20 ка согласования через первый элемент И подключены к входу делителя частоты и к тактовому входу регистра сдвига, к управляющему входу которого подключены выходы делителя частоты через второй элемент И, а до25 полнительный выход блока окончания линейного тракта подключен к входу приемника синхронизации, к дополнительному входу которого подключен выход дешифратора цикла, к входам которого подключена первая групЗ0 па выходов регистра сдвига, вторая группа выходов которого подключена к соответствующим входам дешифратора передачи, третья группа выходов — к соответствующим входам дешифратора приема, а четвертая группа выхо35 дов — к соответствующим входам дешифраторов передачи и приема.
Источники информации, принятые во внимание при экспертизе
1. Лозовой И. А. и Подберезин Д. А. АппааО ратура ИКМ вЂ” 12 М для уплотнения линий сельской связи. Электросвязь, N 7, 1974 (прототип).
792606
Составитель Т. Маркина
Техред С. Мигунова
Корректор M. Коста
Редактор Н. Суханова
Подписное
Тираж 729
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Заказ 9622(66
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4