Частотно-фазовый компаратор
Иллюстрации
Реферат
- омал би4ллрг нм у д (i ц7947I3
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 04.05.77 (21) 2482661/18-09 с присоединением заявки № (23) Приоритет (43) Опубликовано 07.01.81. Бюллетень № 1 (45) Дата опубликования описания 07.01.81 (51) М. Кл.
Н 03D 13/00
Н ОЗК 9/04 государственный комитет
СССР (53) УДК 621.376.6 (088.8) оо иенам изобретений и открытий (72) Автор изобретения
Б. Я. Вайнштейн (71) Заявитель (54) ЧАСТОТНО-ФАЗОВЫЙ КОМПАРАТОР
Изобретение относится к импульсной технике и предназначено для сравнения частоты и фазы последовательностей импульсов.
Известен частотно-фазовый компаратор, содержащий три IK-триггера, два инвертора и элемент ИЛИ, входы которого являются входами устройства, при этом один вход устройства через первый инвертор подключен к объединенным первым 1-входам IК- 10 триггеров, другой через второй инвертор— к объединенным первым К-входам IК-триггеров, инверсный выход элемента ИЛИ соединен с входами синхронизации IК-триггеров, прямые выходы первого и второго 15
IК-триггеров соединены со вторыми 1-входами второго и третьего IК-триггеров соответственно, а инверсные выходы второго и третьего IK-триггеров подключены к вторым К-входам первого и второго IK-тригге- 20 ров соответственно (1).
Однако точность сравнения в таком компараторе невелика.
Цель изобретения — повышение точности оравнения частоты и фазы последователь- 25 ностей импульсов.
Для этого в частотно-фазовом компараторе, содержащем три IК-триггера, два инвертора и элемент ИЛИ, входы которого являются входами устройства, при этом 33 один вход устройства через первый инвертор подключен к объединенным первым
1-входам IК-триггеров, другой через второй инвертор подключен к объединенным первым К-входам IK.-триггеров, инверсный выход элемента ИЛИ соединен с входами синхронизации IK-триггеров, прямые выходы первого и второго IK-триггеров соединены со вторыми 1-входами второго и третьего IК-триггеров соответственно, а инверсные выходы второго и третьего IК-триггеров подключены ко вторым К-входам первого и второго IK,— òðèããåðîâ соответственно, прямой выход первого IК-триггера соединен с третьим 1-входом третьего IК-триггера, а инверсный выход третьего IК-триггера соединен с третьим К-входом первого IК-триггера.
На чертеже приведена структурная электрическая схема предлагаемого компаратора.
Компаратор содержит первый инвертор
1, элемент ИЛИ 2, второй инвертор 3 и первый, второй и третий IК-триггеры 4 — 6.
Работает компаратор следующим образом.
При подаче на входы компаратора последовательности коротких импульсов в виде логического «0» возможны три режима его работы: частота следования импульсов на
794713
3 первом входе больше, чем на втором; частота следования импульсов на первом входе меньше, чем на втором; частота следования импульсов на первом и втором входах равны.
Рассмотрим работу компаратора в первом режиме. В исходном состоянии на прямых выходах IК-триггеров 4, 5, 6 — логический «О».
Импульсы, поступающие на первый вход компаратора, будут переключать IK-триггер 4 в состояние логической «1», импульсы, поступающие на второй вход компаратора, будут возвращать К-триггер 4 в нулевое состояние. 1 ак как частота следования импульсов на первом входе больше, чем на втором, то периодически будет возникать ситуация, когда в промежутке времени между двумя импульсами на первом входе, на втором входе импульсов не будет. 11ервый из этих двух импульсов вызовет установку в «1» 1К-триггера 4, при этом с его прямого выхода сигнал логической «1» поступит на второй 1-вход триггера 5 и разрешит его переключение в «1», При поступлении второго подряд импульса на первый вход IК-триггер Ь установится в «1». С его инверсного выхода поступит сигнал логического «О», запрещающий установку в «0» триггера 4. Вторичное появление на первом входе двух импульсов, в промежутке между которыми не будет импульса на втором входе, приведет к установке в «1» IК-триггера 6, при этом с инверсного выхода IК-триггера 6 на третьи
К-входы IК-триггеров 4, Ь поступит сигнал логического «0», запрещающий им установку в «О».
Таким образом, в режиме, когда частота следования импульсов на первом входе компаратора больше, чем на втором, IК-триггеры 4 и 5 находятся постоянно в состоянии логической «1», а IК-триггер 6 переключается в «1» импульсами с первого входа компаратора и в «О» — импульсами со второго входа.
На прямом выходе IК-триггера 5 (выходе компаратора) будет постоянно сигнал логической «1».
Во втором режиме работы компаратора, при частоте следования импульсов на первом входе компаратора меньшей, чем на втором, будет периодически возникать ситуация, когда в промежутке времени между двумя импульсами на втором входе компаратора, на первый вход не поступит ни одного импульса. В результате, независимо от исходного состояния компаратора, наступит момент, когда триггеры 4 — 6 окажутся в состоянии логического «О». При этом с прямого выхода IК-триггера 4 на вторые
1-входы IK-триггеров 5 и 6 поступит сигнал логического «О», запрещающий им установку в «1». При поступлении импульса на второй вход компаратора, IК-триггер 4 бу5
65 дет устанавливаться в состояние «О», а -при поступлении импульса на первый вход компартора, IК-триггер 4 будет возвращаться в состояние «1». Триггеры 5 и 6 будут постоянно находиться в состоянии «О» и на прямом выходе IK-триггера 5 (на выходе компаратора) постоянно будет сигнал логического «О».
В третьем режиме работы компаратора, при одинаковой частоте следования импульсов на первом и втором выходах компаратора, IK-триггер 4 установится в состояние
«1», IК-триггер 6 в состояние «0», à IK-триггер 5 будет переключаться в состояние «1» импульсами, поступающими на первый вход, а в состояние «О» импульсами, поступающими на второй вход.
Таким образом, на выходе компаратора будут формироваться прямоугольные импульсы с коэффициентом заполнения, пропорциональным разности фаз сигналов на первом и втором входах компаратора, В частности, при изменении времени задержки t> сигнала на втором входе относительно первого входа от «0» до Т (Т вЂ” период следования импульсов на первом входе) коэффициент заполнения К сигнала с прямого выхода триггера 5, будет изменяться от О до 1.
При 4 (О, k> — — О, т. е. на прямом выходе IК-триггера 5 постоянно держится сигнал логического «О». При tq ) Т, kq — — 1, т. е. на прямом выходе IК-триггера 5 постоянно присутствует сигнал логической «1».
B режиме равенства частот триггер 4 будет постоянно находиться в состоянии «1», а триггер 6 в состоянии «0». Если триггер
4 находится в состоянии «0», то, при совпадении во времени импульсов на первом и втором входах компаратора, триггеры 4 — 6 примут состояние «О», «1», «0» соответственно. Приход очередного импульса на первый вход компаратора вызовет переключение триггеров 4, 5 и 6 состояния «1», «1» и
«0», если первым поступит импульс на второй вход компаратора, то триггеры 4, 5, 6 переключатся в состояния «О», «О», «0» соответственно.
Аналогично, если исходными состояниями триггеров 4, 5, 6 были «1», «1», «О», то одновременное поступление импульсов на входы компаратора переключит триггеры
4, 5, 6 в состояние «1», «О», «1» соответственно. Затем, если первым во времени поступит импульс на первый вход компаратора, то триггеры 4, 5, 6 изменят свои состояния на «1», «1», «1», а если первым будет импульс на втором входе компаратора, то триггеры 4, 5, 6 примут состояния «1», «О», «О».
Видно, что при одновременном поступлении импульсов на входы компаратора возникает кратковременное отклонение от нормальной работы компаратора, которое устраняется с приходом на любой из входов
794713
Формула изобретения
Составитель В. Лякишев
Редактор Г. Петрова Техред А; Камышникова Корректоры: О. Гусева и А. Степанова
Заказ 38/13 Изд. № 163 Тираж 988 Подписное
НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий
1!3035, Москва, Ж-35, Раушская наб., д. 4(5
Типография, пр. Сапунова, 2 очередного импульса, не совпадающего во времени с импульсом на другом входе компаратора.
Частотно-фазовый компаратор, содержащий три IK-триггера, два инвертора и элемент ИЛИ, входы которого являются входами устройства, при этом один вход устройства через первый инвертор подключен к объединенным первым 1-входам IК-триггеров, другой через второй инвертор подключен к объединенным первым К-входам
IK-триггеров, инверсный выход элемента
ИЛИ соединен с входами синхронизации
IK-триггеров, прямые выходы первого и второго IK-триггеров соединены со вторыми 1-входами второго и третьего IК-триггеров соответственно, а инверсные выходы второго и третьего IК-триггеров подключе5 ны к вторым К-входам первого и второго
IК-триггеров соответственно, отл и ч а юшийся тем, что, с целью повышения точности, прямой выход первого IК-триггера соединен с третьим 1-входом третьего IK10 триггера, а инверсный выход третьего IКтриггера соединен с третьим К-входом первого IК-триггера.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР по заявке № 9145657, кл. Н 03К 9/04, 1975.